六、保障措施 (一)加强组织实施 强化部门协同和上下联动,建立健全政府、企业、行业组织和产业联盟、智库等的 协同推进机制,加强在技术攻关、标准制定等方面的协调配合。加强部省合作,依 托国家新型工业化产业示范基地建设等工作,支持有条件的地区发挥自身资源优势, 培育一批人工智能领军企业,探索建设人工智能产业集聚区,促进人工智能产业突 破发展。面向重点行业和关键领域,推动人工智能标志性产品应用。建立人工智能 产业统计体系,关键产品与服务目录,加强跟踪研究和督促指导,确保重点工作有 序推进。 (二)加大支持力度 充分发挥工业转型升级(中国制造 2025)等现有资金以及重大项目等国家科技计 划(专项、基金)的引导作用,支持符合条件的人工智能标志性产品及基础软硬件 研发、应用试点示范、支撑平台建设等,鼓励地方财政对相关领域加大投入力度。 以重大需求和行业应用为牵引,搭建典型试验环境,建设产品可靠性和安全性验证 平台,组织协同攻关,支持人工智能关键应用技术研发及适配,支持创新产品设计、 系统集成和产业化。支持人工智能企业与金融机构加强对接合作,通过市场机制引 导多方资本参与产业发展。在首台(套)重大技术装备保险保费补偿政策中,探索 引入人工智能融合的技术装备、生产线等关键领域。 (三)鼓励创新创业 加快建设和不断完善智能网联汽车、智能语音、智能传感器、机器人等人工智能相 关领域的制造业创新中心,设立人工智能领域的重点实验室。支持企业、科研院所 与高校联合开展人工智能关键技术研发与产业化。鼓励开展人工智能创新创业和解
1
本人的一个SPI的实例,通过SPI实现两机通讯, 采用中断方式实现双全工通讯。
2023-04-09 22:51:31 37KB avr
1
基于ICCAVR AVR C语言程序实例 外加Proteus仿真电路图 打包 集锦 够朋友们学习一个假期的资料 !
1
现有一些图片按顺序放置在一文件夹jogging1\下,如图: 需要将其合并转换为一个视频。 示例: 环境:Win7+OpenCV3+VS2012 #include #include #include #include #include #include using namespace std; using namespace cv; int main() { _finddata_t FileInfo; //读取图片所在的路径 string inP
2023-04-09 15:03:45 145KB c c++ include
1
易语言E2EE互联网服务器套件1.9.2 源码含实例说明
2023-04-09 13:51:35 22.34MB E2EE 易语言
1
protues和单片机二十几个非常经典的实例,非常值得一下! 主要有以下几个例题:1.闪烁灯2.模拟开关灯3.多路开关状态指示;4. 广告灯的左移右移5.广告灯(利用取表方式)6.报警产生器7. I-O并行口直接驱动LED显示8.按键识别方法之9.一键多功能按键识别技术10. 00-99计数器11. 00-59秒计时器(利用软件延时)12. 可预置可逆4位计数器13.动态数码显示技术14.4×4矩阵式键盘识别技术15.定时计数器T0作定时应用技术(一)16.定时计数器T0作定时应用技术(二)23.模拟计算器数字输入及显示26.点阵式LED简单图形显示技术25.点阵式LED“0-9”数字显示技术34.带有存储器功能的数字温度计-DS1624技术应用等等
2023-04-08 14:45:41 4.25MB 51单片机经典实例(二十多个)
1
本节通过一个 5.5GHz 低噪声放大器来讨论利用 Cadence IC 来进行低噪声放 大器原理图设计、仿真参数设置、版图绘制等基本方法和流程。 低噪声放大器的设计指标如下:  频率: 5.5GHz  增益: >15dB  噪声系数: <1.5dB  电压: 1.2V 本例选用 65nm CMOS 工艺来设计。
2023-04-08 13:53:04 3.15MB cadence LNA
1
西门子1200PLC与西门子V20变频器通讯实例,modbusRTU通讯实例 ,PLCmodbusRTU背景数据块参数设置。V20变频器使用说明书,V20通讯地址
1
设计一个数字系统,使其:( 设计一个数字系统,使其:(1 )按1Hz 的频率从0 开始加 开始加1 计数,当计到99时,再来一个时钟信号则产 时,再来一个时钟信号则产 生 进位 信号,并清零,然后又从 清零,然后又从0 开始加1 计数 ; ; ( (2) )具有异步清零功能;( 具有异步清零功能;(3)两位计数结果用两 )两位计数结果用两 个 数码管显示,进位信号用一个 显示,进位信号用一个LED 显示。  实验板采用 实验板采用Altera 公司的EP1C20开发板 开发板 ,系统时钟 为 为50MHz , FPGA 器件为EP1C20F400C7
2023-04-08 12:05:53 2.45MB Verilog HDL
1
主要介绍了linux 下实现sleep详解及简单实例的相关资料,需要的朋友可以参考下
2023-04-08 10:15:16 103KB linux 下实现sleep linux sleep的实现代码
1