该算法能够较为完整的完成倒车雷达的所有需求,不过可能需要根据实际情况适当修改参数
2019-12-21 20:55:34 38KB C_code
1
基础太差,现在重新学习了一遍C语言。因为训练要求,要学习SDL库的使用,编写个SDL+俄罗斯方块小游戏。转眼一周多,小白终于写出来了。以下是一些体会。感觉还是好好学习,多撸代码才是正道。 借鉴了挺多前辈的经验【纯个人手码】
2019-12-21 20:55:29 4.2MB SDL C语言 俄罗斯方块 零基础实践
1
这个程序是在window下用c编写的socket基于多线程的程序,程序能够完美运行,并且程序注解也是很清楚的哦!Liunx版本的c编写的socket多线程的聊天室也是有的,程序中有可直接执行的exe文件方便大家测试。
2019-12-21 20:49:02 87KB socket window 多线程 局域网
1
这是一个非常完整的qpsk调制解调用fpga实现的工程,在工程中已经能够正常使用,使用的quartus ii 开发,使用Verilog语言,文件中还包含了各种滤波器的系数文件,还有matlab仿真文件,整个工程包含从串并变换,相位映射,到成型滤波,中通滤波,cic滤波,调制,再到解调过成的下变频,匹配滤波,载波提取,位定时,判决,整个完整的过程,
2019-12-21 20:45:55 12.86MB qpsk调制解调 Verilog
1
附带服务器端和客户端的代码框架图和逻辑流程图,基本功能完善
2019-12-21 20:45:25 718KB tcp 多进程 附带文档 服务器端
1
秒表输出的值显示范围为00.00~99.99,高位在前,低位在后,数码管显示需要经过BCD-七段数码管编译(实际程序编写的是八段的数码管——即加上)。上电后,显示0000,利用两个按钮S1、S2控制计时。程序是经过老师的试验箱测试过的,能够完成秒表的基本功能
2019-12-21 20:42:57 4.68MB 数字式秒表
1
本人自己编写的FPGA异步串口通信模块(UART),基于QUARTusII环境,verilog语言编写,包含仿真和全部程序及说明,验证通过,具有很好的稳定性和参考价值!
2019-12-21 20:41:03 2.16MB FPGA UART
1
非常强大的C语言 写的很多程序,带有注释,也含有几个C语言 小游戏,很棒
2019-12-21 20:37:22 233KB C语言 小游戏
1
用c语言编写ATM取款机模拟系统,利用到了数组,结构体和指针等知识点,是一个关于c语言的综合运用的示例。
2019-12-21 20:36:30 364KB c语言
1
38译码器,分别用case语句和if语句编写,均已通过仿真验证,并附有仿真波形图。
2019-12-21 20:30:53 4KB VHDL语言 38译码器
1