用VerilogHDL语言编写的基于FBGA的四位数字式秒表

上传者: 34331129 | 上传时间: 2019-12-21 20:42:57 | 文件大小: 4.68MB | 文件类型: zip
秒表输出的值显示范围为00.00~99.99,高位在前,低位在后,数码管显示需要经过BCD-七段数码管编译(实际程序编写的是八段的数码管——即加上)。上电后,显示0000,利用两个按钮S1、S2控制计时。程序是经过老师的试验箱测试过的,能够完成秒表的基本功能

文件下载

资源详情

[{"title":"( 453 个子文件 4.68MB ) 用VerilogHDL语言编写的基于FBGA的四位数字式秒表","children":[{"title":"电子技术课程设计.docx <span style='color:#111;'> 706.29KB </span>","children":null,"spread":false},{"title":"display.v <span style='color:#111;'> 1.83KB </span>","children":null,"spread":false},{"title":"control.pin <span style='color:#111;'> 56.79KB </span>","children":null,"spread":false},{"title":"frequency.qsf <span style='color:#111;'> 2.71KB </span>","children":null,"spread":false},{"title":"display.tan.summary <span style='color:#111;'> 1.19KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明