欢迎使用 UHD 软件发行版！UHD 是由 Ettus Research 创建和销售的通用软件无线电外设 (USRP) SDR 平台的免费和开源软件驱动程序和 API。
UHD 支持所有 Ettus Research USRP硬件，包括所有主板和子板及其组合。
文档
有关 USRP硬件或 UHD 系统设计的技术文档，请查看UHD 和 USRP 手册。在那里您可以找到 安装说明、有关如何 在不同平台上从源代码构建 UHD 的帮助、开发指南和参考文档以及设备使用指南。
更多详情、使用方法，请下载后阅读README.md文件
2022-07-04 18:03:41
39.99MB
在quartusII下使用verilog实现LDPC，并且通过仿真验证，在博客里有工程截图和仿真截图。可以直接拿来使用。
2022-07-04 16:05:07
13.21MB
设计说明
1、处理器应实现MIPS-Lite2指令集。
a)MIPS-Lite2={MIPS-Lite1，lb，sb}。
b)MIPS-Lite1={addu，subu，ori，lw，sw，beq，j，lui，addi,addiu,slt, jal,jr }。
c) addi应支持溢出，溢出标志写入寄存器$30中第0位。2处理器为多周期设计。
2、处理器为多周期设计
2022-07-03 21:03:33
187KB
同样是2fsk的调制,但是是模块化的,更加清晰和易于调试,时钟经过改良后可以更加精确地读取采样.内含采样.非常适合交作业...
2022-07-03 15:51:06
308KB
1
基于FPGA的fir滤波器设计，quartusii开发，包含说明文档和verilog代码。
采样频率为100K，基波为1000Hz，谐波为21KHz，截止频率为20K,滤波器的阶数为8
2022-07-01 13:38:12
7MB