本设计是一个基于Altera Cycone Ⅳ系列的FPGA芯片实现一个37阶FIR数字滤波器,其中采样频率为13.5MHz,截止频率0.23MHz,窗口函数采用海明窗,算法为分布式算法。包含源程序及仿真文件,程序可直接用于板间调试
2022-12-28 13:19:59 15.79MB FPGA FIR滤波器 37阶 分布式算法
1
基于Matlab的FIR数字滤波器的设计和仿真的实现 基于Matlab的FIR数字滤波器的设计和仿真的实现
2022-12-25 21:49:28 893KB Matlab ,FIR
1
本设计采用重定时以及折叠的方法,将原本使用24个乘法器的线性相位48阶fir设计成为只需要使用3个乘法器的fir,减少了硬件电路的开销。使用vhdl语言编写程序。
2022-12-22 22:34:24 2KB 48阶fir 8折叠 重定时 vhdl
1
包含四个实验(综合实验用户GUI界面语言信号处理),滤波器设计FIR、IIR。窗函数法、双线性变换。仅供大家参考,切勿直接抄袭。
2022-12-22 09:21:50 14KB matlab FIR IIR GUI
1
这个代码是用窗函数设计FIR滤波器的代码。
2022-12-14 19:57:07 2KB 使用窗函数设计FIR低通滤波器
1
DSP课程设计,用汇编语言或C语言设计出一个FIR滤波器或IIR滤波器。
2022-12-12 18:38:25 859KB FIR滤波器或 IR滤波器
1
基于MSP430 FIR 低通滤波 完美实现 AD输入 DA输出。效果还不错
2022-12-08 10:06:12 179KB 430 FIR 滤波
1
硕士学位论文,包含IIR滤波器,FIR滤波器内容以及分布式(DA)算法及其硬件实现。
2022-12-07 19:57:41 2.68MB FPGA,DSP,滤波器,FIR
1
充分利用有限冲击响应数字滤波器(Finite Impulse Response digital filter ,FIR)系数的对称特性,借助于MATLAB语言和现场可编程门阵列(FPGA)实现了一种高效的低通滤波器。设计过程中通过简化的VHDL语言编写程序,实现了加减乘法运算,使用优化的CSD编码技术缩短了乘法器的运算时间,采用FPGA滤波器芯片和QuartusⅡ软件搭建仿真电路、用Matlab软件进行理论验证。实验结果基本符合理论值,验证了此种滤波器的实现方法简单,计算速度快,节省硬件资源,抗干扰能力强,灵活,性能优于传统的FIR滤波器。
1
python实现声音波形FIR滤波 FIR示例数据与高通、低通滤波参数
2022-12-03 21:01:44 13KB python FIR滤波
1