基于FPGA的FIR数字滤波器设计实现

上传者: m0_63858143 | 上传时间: 2022-12-28 13:19:59 | 文件大小: 15.79MB | 文件类型: ZIP
本设计是一个基于Altera Cycone Ⅳ系列的FPGA芯片实现一个37阶FIR数字滤波器,其中采样频率为13.5MHz,截止频率0.23MHz,窗口函数采用海明窗,算法为分布式算法。包含源程序及仿真文件,程序可直接用于板间调试

文件下载

资源详情

[{"title":"( 535 个子文件 15.79MB ) 基于FPGA的FIR数字滤波器设计实现","children":[{"title":"work.cr.mti <span style='color:#111;'> 14.41KB </span>","children":null,"spread":false},{"title":"220model.v <span style='color:#111;'> 232.72KB </span>","children":null,"spread":false},{"title":"data.ver <span style='color:#111;'> 83.73KB </span>","children":null,"spread":false},{"title":"vsim.wlf <span style='color:#111;'> 272.00KB </span>","children":null,"spread":false},{"title":"tb.v <span style='color:#111;'> 485B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明