基于VHDL的数字锁相环设计，在quartus2环境下编写的VHDL。所有完整的程序打包。

本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言　　锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换

dlllllllllllllllllllllllllllllllllllllllllllldllllllllllllllllllllllllllllllllllllllllllll？？？

关于通信原理的课程设计，是数字锁相环和位同步的课程设计。需要的可以看下。

使用语言Verilog，用Quartus II实现数字锁相环电路！

一种有用的锁相技术，便于大家学习研究啊。。多多交流啊

讲述数字锁相环的原理和操作方法，非常全面，不可错过的好东西

基于matlab的数字锁相环模拟仿真，主要通过调整相位实现波形同步

提出基于坐标变换理论的新型数字锁相环，用以在三相电网电压出现频率偏移时，快速跟踪系统频率的变化，实现锁相功能。建立基于新型数字锁相环的三相电压型PWM整流器模型，分析了所提出的锁相环的电路结构和工作原理。通过仿真验证，新型数字锁相环能够准确快速锁定系统相位，PWM整流器可实现单位功率因数运行。

基于FPGA的全数字锁相环的设计，给出了使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计，以及对其性能进行分析和计算机仿真的具体方法。该方法采用综合仿真来对数字锁相环进行输入设计、功能时序仿真及器件编程。仿真结果表明：该方法可通过在传统数字锁相环基本结构的基础上增加自动变模控制模块来有效解决缩短捕捉时间和减小同步误差之间的矛盾。