基于全数字锁相环的设计
本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言 锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换
文件下载
评论信息
其他资源
- 飞思卡尔P2020RM，官方版
- PCA人脸识别.rar
- java+SQL SERVER 2017图书管理系统
- 惯导仿真工具箱（严博士）
- kindle字典合集
- 拓扑绝缘体——凝聚态物理中的狄拉克方程
- s/key协议及部分加密算法
- 基于射频技术的停车场自动管理系统
- 人脸识别系统源代码 可运行
- 15元-Power electronics devices, circuits, and applications (2014, Pearson).pdf
- 计算机图形学实验代码（包括图形旋转、图形平移、图形缩放）
- 基于MATLAB的GUI设计，密码输入
- websocket编程C语言源码
- understand 4.0 linux版本
- 行人属性识别算法合集
- 简单画图小程序完结
- DB2 灾备系统hadr部署与管理 实战中文笔记
- matlab fsk
- 电调Zubax_Orel_20 - 测试.rar
- chromedriver_x64
- 深入浅出MFC第二版光盘
- 更正的fatJar ，适合4.4以上的版本
- ov9281_CSP5_DS_1.01
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明