基于FPGA的全数字锁相环设计
在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。
文件下载
评论信息
其他资源
- 吉利新金刚2016款车机导航系统
- uboot_tiny4412_0929.tar.gz
- 应用数理统计-孙荣恒-科学出版社-1998
- 集成供应链计划IBP
- Boostnote程序员专用Markdown编辑器
- 三角级数法路面谱生成路面及与标准路面验证对比
- C# 仿CAD矢量绘图源码
- 维纳滤波算法恢复图像
- java web实验报告；开发环境及web基础， JSP、Servlet及JDBC、扩展JavaScript框架、Web应用综合设计
- deepstack算法详解
- 复分析可视化方法 英文版(Visual Complex Analysis)
- 数字信号处理C语言程序集 PDF (dsp算法c语言大全) pdf
- TL1769_HSD 1.79inch FPC Application Guide Ver0.4_20051119.pdf
- XC6SLX9-2FTG256C HY57V2562GTR 纽扣电池座 TF卡ALTIUM AD集成库文件（原理图库+PCB库).zip
- xtfxs讲义.pdf
- U8 运行时错误 440，运行时错误‘6’溢出解决办法.pdf
- MySql常用函数大全讲解
- Analysis Studio 用户指南
- eshop购物网站完整项目
- ucos在mega128上的移植STEp bySTEp
- Web程序设计--ASP.NET实用网站开发 MyPetShop.zip
- 基于安卓的手机流量监控软件 文献综述
- 基于ssh2的酒店管理系统
- 使用ASP.NET技术开发网上书店2
- apache-tomcat-6.0.53-x64
- 基于java的网络白板+聊天室
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明