基于FPGA的全数字锁相环设计
在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。
文件下载
评论信息
其他资源
- PAT甲级数据结构教材
- simulink直流电机调速仿真
- java图书馆管理系统
- 淘宝去除导航栏所有分类代码
- pymssql-2.1.4-cp36-cp36m-win_amd64.whl
- FX学习软件/SW0D5C-FXTRN-BEG-C/三菱PLC模拟器/plc练习软件
- benet3.0课件
- 小型自选商场管理信息系统
- datadog4s：在功能性Scala中轻松进行出色的监视-源码
- NBU备件vmware vsphere5
- 图文手把手教程：windows下ESP8266_RTOS_SDK开发环镜搭建和HelloWorld显示(使用VSCode编程)
- 单点登录系统(CS程序)
- SuperSocket网络通信ClientEngine客户端部分
- 用遗传算法/模拟退火算法 求解旅行商问题（c#可视化界面，直观显示多个地点及连线）（含源码）
- Android USB 摄像头 Camera
- C#USB设备管理工具
- Linux+man中文手册
- 博客《自定义控件三部曲之绘图篇（十六）——给控件添加阴影效果与发光效果》对应源码
- GV7704下载和配置代码
- 翻转图像的Transform Filter
- LANDMARC算法
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明