基于FPGA的全数字锁相环设计
在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。
文件下载
评论信息
其他资源
- 无迹卡尔曼滤波代码
- vb6的dll线程注入示例,CreateRemoteThread ，GetProcAddress
- 软件架构师的定位、成长曲线及能力模型
- wireshark PPP分析
- 遗传算法python代码
- IRB4600_PaintCircle.zip
- FFT瀑布图分析--Matlab代码
- qtcreator-gdb-7.4-MINGW32_NT-6.1-i686.tar
- 电子专利申请环境VMware10镜像XP-CPC 1/4
- 2018最新最全完整中国省市区县列表
- VB按揭购房还款计划
- 使用微博内容和友谊网络推断用户个人资料
- libsass：Sass编译器的CC ++实现-源码
- RSA和AES工具.zip
- 浙江省各大学物理试题题库
- 计算机体系结构：量化研究方法（第5版）中文版
- JS实现拖拽实例
- 基于ASP.NET的超市管理系统
- 武汉大学计算机学院2014级《离散数学》期末试题
- 带真人语音报时和收音功能的万年历
- spark apache日志分析、流数据处理教程
- 学生管理系统(代码+论文+开题报告)
- 课程设计--计算器（基于MFC）
- 商品库存管理系统 C++实例 MFC
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明