搜索【FPGA、verilog】的结果

本实验要求完成的任务是通过对AD 转换芯片的控制，输出我们想要的正弦波、三角波和方波信号。通过按键S1 和S2 对输出波形的频率进行控制，通过拨动开关K1 和K2 对输出的波形类别进行控制。

2020-01-03 11:21:01 3.41MB 信号发生器 fpga verilog

1

华为FPGA设计全套

硬件工程师手册目前最全版本（159页) 小数分频一种将异步时钟域转换成同步时钟域的方法一种快速无毛刺的时钟倒换方法以太网时钟同步技术_时钟透传技术白皮书 VHDL设计风格和实现 FPGA设计流程指南 FPGA设计规范 coding style Verilog典型电路设计 Verilog HDL 华为入门教程 Synplify工具使用指南(华为文档) HuaWei Verilog 约束 FPGA技巧Xilinx 静态时序分析与逻辑华为面经

2020-01-03 11:18:23 6.88MB FPGA Verilog VHDL 华为

1

基于verilog的FPGA实验教程

全面的实验教程，仿真，开发板的调试，代码完全正确！

2020-01-03 11:18:13 12.4MB FPGA VERILOG

1

数字滤波器的MATLAB与FPGA实现：ALTERAVERILOG 杜勇主编

数字滤波器的MATLAB与FPGA实现(第二版)——AlteraVerilog版，本书详细阐述了数字滤波器的实现原理、结构、方法及仿真测试过程，并通过大量工程实例分析其在FPGA实现过程中的具体技术细节。

2019-12-25 11:10:54 69.18MB FPGA Verilog 数字信号处理 matlab

1

spi fpga verilog 代码

简单易懂的spi线，使用Verilog语言编写，里面代码分为spi_master.v ;spi_slave.v，并且有仿真环境及testbench代码，强调一点，只是作为快速理解spi总线的，若要用于工程项目的话，还需要添加其他代码，请自行添加。

2019-12-21 22:22:41 67KB spi verilog fpga

1

Cameralink通信协议Verilog源代码

Cameralink通信协议FPGA的Verilog源代码

2019-12-21 22:16:32 76KB FPGA Verilog Cameralink

1

Clifford E. Cummings论文合集

开发FPGA的人应该都知道这个牛人 HDL语言的经典论文

2019-12-21 22:16:12 2.05MB FPGA Verilog VHDL ASIC

1

xilinx BUFG,IBUFG,BUFGP,IBUFGDS等含义及使用

2019-12-21 22:15:52 309KB xilinx fpga verilog BUFG IBUFG BUFGP IBUFGDS

1

FPGA实现PLL全数字锁相环

FPGA实现PLL全数字锁相环全部代码

2019-12-21 22:15:04 122KB FPGA verilog PLL

1

基于UDP协议以太网通信的fpga实现（verilog）

UDP协议在fpga上的实现，verilog代码共有11部分，分为： •arp_rcv.v •arp_send.v •IP_recv.v •IP_send.v •udp_rcv.v •udp_send.v •mac_cache.v •recv_buffer.v •send_buffer.v •toplevel.v •DE2_NET.v

2019-12-21 22:12:35 17KB fpga verilog UDP 以太网通信

1

个人信息

热门下载

最新下载

其他资源