工程实现：PC机与开发板互传单字节数据（8位二进制数/2位十六进制数）；PC通过串口助手发送数据，开发板接收到后显示在LCD上；用户通过拨动开发板上的8个开关来设置发送数据，设置完后按下按键发送，数据显示在LCD上，PC接收到后在串口助手中显示。
程序使用Verilog HDL语言，编译、仿真、下载工具使用Quartus II。
经测试，工程可成功下载到开发板上并运行。相关博文见主页。
2021-07-23 14:03:06
8.46MB
1
把这个批处理放在quartus工程根目录下 然后双击运行 可删除quartus工程中无用的文件，大大缩小工程体积。
2021-07-20 14:07:40
452B
1
利Quartus II 7.2软件设计和仿真 七段显示译码器，包含实现的程序代码，和功能仿真图。实验目的，内容，步骤，等！
2021-07-14 19:05:15
127KB
1
基于Quartus II的数字系统Verilog HDL设计实例详解 很经典的书籍！高清！
2021-07-13 14:26:18
39.86MB
1
Quartus 15.1 Update2的破解包，包含Quartus Prime 15.1 update2和Quartus standard 15.1 update2;
Crack_Quartus_Prime_Standard_Pro_15.1_Update2_Windows密码12345
2021-07-13 14:06:24
117KB
1
用vhdl实现的全加器，quartus实现的，文件夹中还有simulation。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
2021-07-08 19:26:12
470B
1
cyclone4 FPGA 读写sdram_Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。
2021-07-08 09:06:04
5.09MB