Verilog HDL 综合实用教程 Verilog HDL硬件描述语言（a verilog HDL primer 译本） Verilog实例 东南大学Verilog讲义 浙大VerilogHDL 《Verilog HDL数字设计与综合》.pdf SDRAM控制器软核的Verilog设计.doc SPI串行总线接口的Verilog实现 .doc Verilog Golden Reference Guide.pdf Verilog HDL代码描述对状态机综合的研究 .doc Verilog hdl教程135个经典设计实例(王金明）.rar Verilog 电梯控制器设计 .doc Verilog 非阻塞赋值的仿真综合问题.doc Verilog 脉冲发生器程序.doc VerilogHDL的基础知识.pdf Verilog的键盘源码keypad—有去抖功能.doc verilog的阻塞和非阻塞赋值.doc Verilog黄金参考指南.pdf Verilog交通灯控制器程序.doc Verilog设计代码.rar Verilog数字系统设计示例.rar Verilog语言练习与讲解(中文).pdf Verilog语言练习与讲解(中文补充).pdf 关于verilog综合小结.doc 华为：Verilog HDL入门教程.pdf 卡内基梅陇大学verilog课程讲义 .pdf 可综合的Verilog语法（剑桥大学，影印）.pdf 清华微电子所verilog课件.rar 硬件描述语言Verilog（第四版）.pdf

Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti 著][Prentice Hall]

Cadence HDL原理图设计教程 Version16.6 Cadence HDL原理图设计教程 Version16.6.pdf

HDL-32 velodyne 32线激光雷达配套光盘资料，包括了使用说明文档，上位机可视化软件，标定文件，示例数据等。

基于verilogHDL的PCIE接口设计以及Modelsim仿真,FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物.PCI-Express是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。

这个不多说了，非常经典的Verilog 学习资料，是PDF高清的， 目录： 第1章　EDA设计与Verilog　HDL语言概述 　　1.1　EDA设计概述 　　1.1.1　EDA技术简介 　　1.1.2　EDA与传统电子系统设计方法 　　1.1.3　可编程逻辑器件对EDA技术的要求 　　1.2　Verilog　HDL语言简介 　　1.2.1　硬件描述语言说明 　　1.2.2　Verilog　HDL语言的历史 　　1.2.3　Verilog　HDL语言的能力 　　1.2.4　Verilog　HDL和VHDL语言的比较 　　1.2.5　Verilog　HDL和C语言的比较 　　1.3　Verilog　HDL语言的描述层次说明 　　1.3.1　Verilog　HDL语言描述能力综述 　　1.3.2　系统级和算法级建模 　　1.3.3　RTL级建模 　　1.3.4　门级和开关级建模 　　1.4　基于Verilog　HDL语言的CPLD/FPGA开发流程 　　1.5　Verilog　HDL语言的可综合与仿真特性 　　1.5.1　VerilogHDL语句的可综合性说明 　　1.5.2　Verilog　HDL语句的仿真特性说明 　　1.6　本章小结 　　1.7　思考题 　　第2章　Verilog　HDL基础与开发平台操作指南 　　2.1　Verilog　HDL程序开发的必备知识 　　2.1.1数字的表示形式 　　2.1.2常用术语解释 　　2.1.3　Verilog　HDL程序的优劣判断指标 　　2.2　Verilog　HDL程序设计模式 　　2.2.1　自顶向下的设计模式 　　2.2.2层次、模块化模式 　　2.2.3　IP核的重用 　　2.3　Xilinx　Spartan　3E系列FPGA简介 　　2.3.1　Spartan　3E系列FPGA简介 　　2.3.2　Spartan　3E系列FPGA结构说明 　　2.4　ISE快速入门 　　2.4.1　ISE操作基础 　　2.4.2　新建工程 　　2.4.3　Verilog　HDL代码的输入与功能仿真 　　2.4.4　Xilinx　IP核的使用 　　2.4.5　用户约束输入 　　2.4.6　综合与实现 　　2.4.7　器件配置 　　2.5　ModelSim快速入门 　　2.5.1　ModelSim仿真软件的安装 　　2.5.2　在ModelSim中指定Xilinx的仿真库 　　2.5.3　ModelSim的基本操作 　　2.6　本章小结 　　2.7　思考题 　　第3章　Verilog　HDL程序结构 …………

该资源适合使用vivado进行git版本控制的人员使用，脚本已在实际工程中使用

该资源适合使用vivado进行git版本控制的人员使用，脚本已在实际工程中使用

本文档是使用Verilog HDL语言写的贪吃蛇游戏源码，有需要的朋友可以参考下

电子书籍：《Verilog HDL 硬件描述语言简明教程（中文版）》（高清晰pdf版）