在数字通信系统的数据传输中 ， 多数通信数据为串行方式， 而大多数处理器要求数据以并行方式存储和处理，所以经常需要将串行传输的数据变换成并行传输， 或者将并行传输的数据变换成串行传输， 这时就需要串并/并串转换器。 在此介绍了串并/并串转换器基本原理， 并通过 Quartus Ⅱ 仿真平台进行仿真验证， 最后下载到 FPGA 芯片 EP1K30QC208⁃2实现了串并/并串转换器的设计， 仿真及实验结果表明采用此设计方案是可行的

1.设计制作一个自动售货机控制系统。 2.该系统能完成货物信息存储，进程控制，硬币处理，余额计算，显示等功能。 3 该系统可以管理四种货物，每种的数量和单价在初始化时输入，在存储器中存储。用户可以用硬币进行购物，按键进行选择。 4 系统根据用户输入的货币，判断钱币是否够，钱币足够则根据顾客的要求自动售货，钱币不够则给出提示并退出。 5 系统自动的计算出应找钱币余额、库存数量并显示。 数码管显示，默认显示四种商品库存；购买状态，左边第一位数码管显示商品编号、第二三位数码管显示商品的单价、第四位数码管显示商品的剩余库存、第五六位数码管显示找零的钱币，每个部分用数码管的dp点分隔开。正点原子开拓者V1工程，有单独的源程序文件和仿真文件

在百度文库找到的源代码，那个要5财富，我转过来的，希望能帮到需要的人

更多通信方案，尽在维库技术资料网 https://www.dzsc.com/data 　　UART（UniversalAnynchronousReceiverTransmitter,通用异步接收发送器）是广泛应用的串行数据传输协议之一，其应用范围遍及计算机外设、工控自动化等场合。虽然USB传输协议比UART协议有更高的性能，但电路复杂开发难度大，并且大多数的微处理器只集成了UART,因此UART仍然是目前数字系统之间进行串行通信的主要协议。 　　随着FPGA的广泛应用，经常需要FPGA与其他数字系统进行串行通信，专用的UART集成电路如8250,8251等是比较复杂的，因为专用的UART集

主要通过独立按键消抖这样一个实验，来进一步举例讲解状态 机的设计思想，独立按键消抖有多种方式可以实现，这里采用状态机的方式，既能方便大家 理解按键消抖的整个过程，又能进一步领会状态机的设计思想。

DSP FPGA嵌入式实时处理技术及应用

FPGA XC7A35T驱动程序，Verilog HDL实现。 项目代码可直接编译运行~

很全面，包括了fpga基础知识，还介绍了altera和xilinx两大公司的fpga芯片

基于FPGA和NAND Flash的存储器ECC设计与实现.pdf

在fpga数据处理时往往要对ila的输出的大量csv文件进行分析，而手动一个一个文件的导入处理太过麻烦。因而笔者编写了一段matlab代码可以对csv文件进行批量处理。 ilapro.m文件即为批量读取和处理所用，csvloadpro.m为处理所调用的函数。