可以作为DE1-SOC的参考设计,也可以将其作为自己设计的原始设计。整体加入的功能比较完善。
2023-04-26 21:33:39 175.56MB FPGA DE1-SOC
1
基于zynq_7000设计的PL侧产生数据通过DMA发送至PS的DDR中,再通过串口发送至上位机中。经过验证之后无数据丢失。
2023-04-24 21:43:05 54.99MB fpga zynq_7000
1
利用外部按键 控制蜂鸣器发出不同的声音。可以学习按键消抖以及蜂鸣器的驱动方式
2023-04-23 22:19:24 621KB 蜂鸣器 FPGA
1
使用verilog语言完成8位数据流的ECC生成表 使用verilog语言完成16位数据流的ECC生成表
2023-04-23 20:16:36 797B FPGA ECC
1
这是基于Altera 公司DE2开发板的所写的VGA显示代码,可以设置显示区域,和颜色,代码简单,移动,采用verilog语言
2023-04-22 22:39:44 2KB fpga verilog vga
1
基于verilog编程实现的2048点FFT实现不使用IP核,
2023-04-22 21:30:11 65KB tcp/ip 综合资源 fpga开发 网络协议
利用FPGA驱动HX1838,并利用数码管显示接收的数据,使用的FPGA为EP4CE6
2023-04-22 20:46:20 3.82MB FPGA HX1838
1
文档是基于FPGA的数字锁相环设计,实现了高精度的时钟输出以及快速锁定
2023-04-22 12:53:00 476KB FPGA DAC
1
数字电压表的设计,范围0到5V之间,基于FPGA控制的VHDL程序
xilinx FPGA的二维FFT实现,有完整的testbench代码,绝对是不容错过的优秀代码。经过matlab仿真对比,精度令人满意。
2023-04-19 14:48:28 8.76MB 2维FFT
1