FPGA使用verilog硬件语言编写的数字时钟，包含功能：整点提示，校准时钟，六位显示，内部还含有测试文件，使用的时modelsim仿真软件进行仿真。

设计一个出租车自动计费器，具有行车里程计费、等候时间计费及起价三部分，用三位数码管显示总金额，最大值为99.9元。 （a）行车里程单价2.5元/公里，等候时间单价2.5元/5分钟，起价8元（3公里起价）。 （b）行车里程的计费电路将汽车行驶的里程数转换成与之成正比的脉冲数，然后由计数译码电路转换成收费金额，实验中以一个脉冲模拟汽车前进十米，则每100个脉冲表示1公里，然后用乘法器将里程数乘以每公里单价的比例系数，从而计算出具体费用。 （c）用数码管显示行驶公里数，三个数码管显示行驶里程。

EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块，并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真，运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中,并在FPGA实验板上进行调试和验证。

电子时钟主要是利用电子技术将时钟电子化、数字化，拥有时钟精确、体积小、界面友好、可扩展性能强等特点，被广泛应用于生活和工作当中。FPGA——现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。DS1302是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周、时、分、秒进行计时，具有闰年补偿功能。本设计利用FPGA基于CYCLONE E芯片，利用硬件描述语言Verilog HDL通过配置DS1302芯片进行简单的实时时钟设计，结合数码管显示，可以正常显示年月日，时分秒和周，并通过两个按键的调整来切换时间的不同显示方式。

大学生FPGA万年历课程设计参考资料，内部含有完整代码和课程设计完整报告和具体的题目要求指标。该万年历实现的功能有日期（年月日）、时间（时分秒）的走时，区分闰年与平年。另外还有闹钟功能。按键调整设置日期、时间和闹钟。当选中需要调整的内容时，数码管闪烁。其它具体要求见内部的题目具体要求。

FPGA课程设计电子密码锁

本实验要求完成的任务是通过对AD 转换芯片的控制，输出我们 想要的正弦波、三角波和方波信号。通过按键S1 和S2 对输出波形的频率进行控 制，通过拨动开关K1 和K2 对输出的波形类别进行控制。

大学期间的课程设计报告，频率计，附源代码.

课程设计 交通灯控制 fpga 基于fpga的课程设计

基于cyclone IV的板载资源，设计利用vhdl语言设计的小游戏的课程设计——模拟掷骰子