基于sparant6系列FPGA的小项目设计(2)——代码文件
2021-02-02 00:07:01 3KB fpga fpga/cpld
1
分别基于Hynix公司的SRAM HY64UD16322A和DRAM HY57V281620E,介绍了采用两种不同的RAM结构,通过CPLD来设计并实现大容量FIFO的方法。
2021-02-01 12:05:38 663KB SRAM DRAM CPLD 大容量FIFO
1
介绍了一种基于I2C总线的大型开关矩阵结构及其功能,给出了其测试电路结构组成及控制电路组成。根据测试流程,给出了主机控制程序设计及部分实现代码,并针对开关矩阵硬件构成,分别给出了各个组成部分的固件程序代码。该系统为低成本、便携化、通用化、多通道测试方案提供了一种新的实现手段。
2021-02-01 12:05:32 653KB 开关矩阵 I2C总线 CPLD 单片机
1
ALTERA CPLD(EPM1270)_ISA控制卡protel硬件原理图+PCB文件,采用2层板设计,板子大小为157x75mm,双面布局布线,CPLD芯片选用MAXII系统中的EPM1270,标准PC104(ISA)总线接口,应用于工业领域,光电隔离器件选用光耦PS2801-4,RTC选用自带电池可用十年的DS12887模块,对外接口为DB-37/F。Protel 99se 设计的DDB后缀项目工程文件,包括完整无措的原理图及PCB印制板图,可用Protel或 Altium Designer(AD)软件打开或修改,已经制板并在实际项目中使用,可作为你产品设计的参考。
EPM240T100C5核心板 cpld最小系统protel硬件原理图+PCB文件,采用2层板设计,板子大小为132x82mm,双面布局布线,CPLD芯片选用MAX2的EPM240T100C5,USB转串口芯片CH340G,MICRO USB接口,供电可以直接用安卓手机充电线接PC机。Protel 99se 设计的DDB后缀项目工程文件,包括完整无措的原理图及PCB印制板图,可用Protel或 Altium Designer(AD)软件打开或修改,已经制板并在实际项目中使用,可作为你产品设计的参考。
基于Verilog HDL语言,针对以 Altera 公司的 MAX II 系列可编程器 件 EPM1270T144C5 为核心芯片的可编程器件实验板设计实验简易电子演奏琴程序,北京邮电大学2019级信通院数字电路实验大作业
2021-01-31 11:06:27 1.89MB verilog fpga/cpld 电子琴 EPM1270T144C5
1
Altera_maxv_5M570ZF256 cpld开发板candence orcad 硬件原理图+PCB文件,Cadence Allegro设计文件,可作为你产品设计的参考。
2021-01-30 20:08:00 9.37MB CPLDmaxv 5M570ZF256 cpld开发板 CadenceAllegro
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码,本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 //PC机上安装一个串口调试工具来验证程序的功能。 //程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步.
USB大容量存储开发板CPLD代码.7z
2021-01-28 00:47:35 222KB FPGA
1
初学Xilinx hls 资料,非常详细,大大提升FPGA开发的效率,官方推荐,全中文对于英文不好的朋友 可以看看。
2020-11-19 20:32:55 6.29MB fpga/cpld
1