这个文件是精通Verilog+HDL语言编程随书光盘

是VERILOG HDL 程序设计实例详解一书中的例子，各个章节内容包括在内，很详细。

本章介绍Verilog HDL语言的发展历史和它的主要能力。 1.1 什么是Verilog HDL？ Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设 计外部访问设计，包括模拟的具体控制和运行。 Verilog HDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。 因此，用这种语言编写的模型能够使用Ve r i l o g仿真器进行验证。语言从C编程语言中继承了多 种操作符和结构。Verilog HDL提供了扩展的建模能力，其中许多扩展最初很难理解。但是， Verilog HDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然, 完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述

硬件描述语言Verilog的入门级教材，这本书通俗易懂，很容易上手

此书的中文版本是,中文版最新为第二版，这个是英文的最新英文版，高清pdf，是数字信号处理FPGA实现的必读书！

Cadence_Concept_HDL&Allegro原理图与PCB设计Cadence_Concept_HDL&Allegro原理图与PCB设计Cadence_Concept_HDL&Allegro原理图与PCB设计

一本非常好的学习verilog hdl的入门书籍，可以清楚的了解哪些写法是可综合的，哪些是不能综合的。

Verilog HDL和VHDL都是用于逻辑设计的硬件描述语言，并且都已成为IEEE标准。VHDL是在1987年成为IEEE标准，Verilog HDL则在1995年才正式成为IEEE标准。

1.用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现，底层乘法器可以使用FPGA内部IP实现； 2.基于modelsim仿真软件对电路进行功能验证； 3.基于Quartus平台对代码进行综合及综合后仿真，芯片型号不限； 4.电路综合后的工作频率不低于50MHz。

Cadence HDL原理图设计教程 Version16.6Cadence HDL原理图设计教程 Version16.6Cadence HDL原理图设计教程 Version16.6