Verilog HDL设计64bits算术乘法器.rar
1.用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现，底层乘法器可以使用FPGA内部IP实现；
2.基于modelsim仿真软件对电路进行功能验证；
3.基于Quartus平台对代码进行综合及综合后仿真，芯片型号不限；
4.电路综合后的工作频率不低于50MHz。
文件下载
资源详情
[{"title":"（ 1 个子文件 456KB ） Verilog HDL设计64bits算术乘法器.rar","children":[{"title":"Verilog HDL设计64bits算术乘法器.doc <span style='color:#111;'> 552.50KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- android免费离线语音合成
- 免费excel饲料配方软件
- birt分组导出Excel表格空行解决方案
- Qt creator各版本下载
- 通过webbrowser下载文件（看评论酌情下载）
- 0905web02.zip
- 网上人才招聘系统(毕业论文).doc
- WPinternals 2.8.zip
- 二手书交易平台系统
- 自行车租赁系统 ——前景与范围文档
- The Little Typer
- HSMS通信资料文档及调试执行文件
- PHP项目开发案例全程实录.pdf
- chatroom.rar
- 爬虫 爬取全国所有城市名称.zip
- Proteus浮点数计算器8086仿真文件+源代码
- pix飞控原理图
- 宿舍管理系统登录界面
- TCR型SVC在风电并网领域中的应用
- 房屋租赁信息发布系统
- atiflash2.84
- 基于QT的银行排队系统
- 打印机监控 打印内容记录
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明