Verilog HDL设计64bits算术乘法器.rar
1.用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现，底层乘法器可以使用FPGA内部IP实现；
2.基于modelsim仿真软件对电路进行功能验证；
3.基于Quartus平台对代码进行综合及综合后仿真，芯片型号不限；
4.电路综合后的工作频率不低于50MHz。
文件下载
资源详情
[{"title":"（ 1 个子文件 456KB ） Verilog HDL设计64bits算术乘法器.rar","children":[{"title":"Verilog HDL设计64bits算术乘法器.doc <span style='color:#111;'> 552.50KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- javaWeb旅游网站前后台
- Qt实现的音乐播放器
- 1维严格耦合波分析matlab程序
- SAP BW4/HANA 官方原版书籍
- labview 用户登录程序
- 数值分析（武汉大学课件ppt）绝对好用
- 学生公寓管理系统论文+开题报告+任务书+答辩PPT
- elisa calc.rar
- DSP srio测试程序
- 模拟CMOS集成电路设计（拉扎维）
- 图论软件包
- tianyancha.zip
- 18 富饶的西沙群岛 教案.docx
- 机载多尺度广域高分辨率成像系统设计
- Solid Edge 培训资料 01424-培训-使用.pdf
- 360前端星-公开课.pdf
- 锁相环提取载波
- 影院售票系统-数据同步-三层架构
- 管家婆辉煌Ⅱ TOP+10.3 自用 + 注册机
- 完成端口（IOCP）高性能服务器源码
- 09苏北建模A题一等奖
- 材料定额管理系统 vb源码
- C++ 连连看
- 系统集成项目管理工程师知识点整理
- 基于FPGA的FSK调制与接收系统设计
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明