Verilog HDL设计64bits算术乘法器.rar
1.用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现，底层乘法器可以使用FPGA内部IP实现；
2.基于modelsim仿真软件对电路进行功能验证；
3.基于Quartus平台对代码进行综合及综合后仿真，芯片型号不限；
4.电路综合后的工作频率不低于50MHz。
文件下载
资源详情
[{"title":"（ 1 个子文件 456KB ） Verilog HDL设计64bits算术乘法器.rar","children":[{"title":"Verilog HDL设计64bits算术乘法器.doc <span style='color:#111;'> 552.50KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- stm32f030单片机例程基本源码.rar
- 超级牛的STM32 BLDC直流电机控制器设计，附原理图和源码等.rar
- STM32全系列 Keil MDK pack包（当前最新离线包）
- 汇编语言 冒泡排序 从小到大排序
- 统一建模语言UML 淘宝网系统分析和设计
- 哈工程计算机复试.zip
- mfc+cpp+提取cad dxf样条曲线并生成轨迹点（不含读取cad内容）
- C#实现炮打飞机
- 376.2协议解析软件
- matlab手写字符识别程序dropout+softmax
- 基于Contourlet变换的图像去噪源代码
- 汽车行业硬件样例图纸（VASS标准）新手学习图纸利器
- MediaBar Editor(S60V5)
- git-2.9.3.2-windows64
- Allied Vision相机的Vimba独立软件开发工具包（SDK）
- 半导体：未来浪潮-德勤-201905.pdf
- 使用Unitils测试DAO
- 消息队列通信设计
- (20个标准)汇总车载导航影音系统技术规范
- MVC5+EF6三层
- 游戏交易平台需求文档
- Android手机直播推流demo
- doulci姚过id锁 解id锁教程 伪激活
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明