Verilog HDL设计64bits算术乘法器.rar
1.用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现，底层乘法器可以使用FPGA内部IP实现；
2.基于modelsim仿真软件对电路进行功能验证；
3.基于Quartus平台对代码进行综合及综合后仿真，芯片型号不限；
4.电路综合后的工作频率不低于50MHz。
文件下载
资源详情
[{"title":"（ 1 个子文件 456KB ） Verilog HDL设计64bits算术乘法器.rar","children":[{"title":"Verilog HDL设计64bits算术乘法器.doc <span style='color:#111;'> 552.50KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- fmath-mathml-java
- 红外与可见光图像融合实验素材
- QtFtp源代码
- 基于matlab+模板匹配的车牌识别（程序+照片+论文）
- 毕业设计 医院住院管理信息系统（包括住院管理），论文+代码+数据库，界面美观
- 金字塔办公用品管理系统(增强版)V4.0最终版注册版
- stm32f103采用8080并口液晶屏驱动
- matlab国债期货套期保值代码
- STM32F0xxx中文手册与STM32F0xxx英文手册
- 关于抽象数据类型--有理数（数据结构）
- 狂神docker笔记.md
- 离散系统理发店排队模型
- 用c语言实现的MP3播放器
- 自动断开超时会话的批处理
- 数字信号处理理论算法与实现代码（光盘）
- 聚水潭操作手册_财务系统对接_售前方案.docx
- 国能安全【2015】36号 -电力监控系统安全防护评估规范
- Fw_ NV3035C规格书以及初始化.zip
- 贪吃蛇游戏源码实现与注释解析
- 文件MD5效验工具.zip
- 基于HC-05的主从机指纹安防系统（主从机程序）
- 基于GUI实现的超市管理系统
- synergy 1.8.8
- 链表多项式的加法与乘法设计报告
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明