Verilog HDL设计64bits算术乘法器.rar
1.用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现，底层乘法器可以使用FPGA内部IP实现；
2.基于modelsim仿真软件对电路进行功能验证；
3.基于Quartus平台对代码进行综合及综合后仿真，芯片型号不限；
4.电路综合后的工作频率不低于50MHz。
文件下载
资源详情
[{"title":"（ 1 个子文件 456KB ） Verilog HDL设计64bits算术乘法器.rar","children":[{"title":"Verilog HDL设计64bits算术乘法器.doc <span style='color:#111;'> 552.50KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- LabVIEW数据采集实例
- INTEL开发手册卷3(中文版).pdf
- 元件库（包含继电器、CD系列、74系列等各种元件封装）
- 仿安居客 源码+数据库+界面漂亮
- saas管理平台原型
- MATLAB环境下ISI信道仿真及自适应均衡器设计
- LR(1)分析法
- 掌上客封装任意网页为小程序
- Linux入门_超详细版.pdf
- 增益损耗型受激布里渊散射的矢量模型与仿真
- pcm-g711a-采集器-播放器
- 超全emoji图片png格式打包下载 共2777张
- vmware 10 MAC OS 补丁
- 数据库基础知识.pdf
- 经典贪吃蛇java版
- 基于朴素贝叶斯算法的垃圾短信过滤系统
- 某课课后作业答案：科研伦理与学术规范 - 2018秋
- MIDAS入门教程-MAIDAS入门教程
- MFC Csocket实现点对点文件传输
- 2018下半年小马老师最新题目书信息系统项目管理师考试重点难点考点归纳暨真题解析
- USENIX OSDI 2016年论文集（Proceedings of USENIX OSDI 2016，OSDI '16）
- 操作系统实验报告(调度算法)
- 单片机keil5汉化
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明