Verilog HDL设计64bits算术乘法器.rar
1.用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16\8*8\8*32\8*16小位宽乘法器来实现，底层乘法器可以使用FPGA内部IP实现；
2.基于modelsim仿真软件对电路进行功能验证；
3.基于Quartus平台对代码进行综合及综合后仿真，芯片型号不限；
4.电路综合后的工作频率不低于50MHz。
文件下载
资源详情
[{"title":"（ 1 个子文件 456KB ） Verilog HDL设计64bits算术乘法器.rar","children":[{"title":"Verilog HDL设计64bits算术乘法器.doc <span style='color:#111;'> 552.50KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- 全国医院信息化局建设标准与规范（试行）2018年.zip
- 计算机操作系统（第三版）郁红英ppt
- 基于VB的学生选课系统
- 最全的AMBA AXI中英文协议
- Matlab code for Precision/Recall, ROC, Accuracy, F-Measure
- 配置shortcut方式DSVNP示例（OSPF路由协议）.zip
- 国内综合能源服务发展趋势与策略研究_张治新.pdf
- 大学生运动会管理系统.zip
- LSTM上证指数收盘价预测.zip
- 网上购物系统Java带数据库文件
- 全屏输入法
- 32x64双色点阵+电子时钟+文件列表+滚动显示文件名
- hightopo.zip
- 分子器件中不对称电极材料引起的电流整流
- Adaptive Access Mechanism for IEEE 802.11 WLANs in Non-Saturated Conditions
- 小米平板3维修PCB位置图（PDF格式）
- 软件测试过程管理办法.doc
- TOGAF 9 Foundation Study Guide.2010
- MPI实现nbody
- 《剑指Offer》题目及代码（带目录修订版）
- 声波方程有限差分
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明