北航计算机组成课程设计 支持20条指令的流水线CPU的Verilog代码实现,内包含源代码和相应的测试文件
2020-01-03 11:17:35 31KB 流水线CPU
1
五级流水CPU,除了最基本的条件、非条件转移指令,算术、逻辑运算指令和访存指令等,还实现了弹压栈指令、子程序调用和返回指令、除法指令和三角函数指令。 代码风格可能不太好,仅供大家参考。
2019-12-28 17:33:06 563KB CPU 流水线 verilog
1
计算机组成原理课程作业:使用verilog完成 1、完成四十余条MIPS指令; 2、使用五级流水线; 3、单发射,无cache,无分支预测,使用延迟槽; 4、含测试代码和说明文档。
2019-12-24 03:30:45 8.23MB verilog MIPS 流水线 CPU
1
内含三个模型: 1.流水作业线的仿真 2.传送带系统仿真 3.循径运动系统仿真
2019-12-21 22:25:12 100KB flexsin 仿真 流水线 传送带
1
北航计组p5代码最终版 支持42种基本指令+玄学指令 不支持乘除法
2019-12-21 22:18:51 7KB 计算机组成
1
流水线cpu,pipeline_cpu,南大计算机系计算机组成原理实验-Pipeline cpu, pipeline_cpu, Nanjing University Department of Computer Science Computer Composition principle experiment
2019-12-21 22:11:24 10.65MB 流水线cpu
1
清华大学电子系微机原理课程设计题目。4人合作完成。 包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。 Quartus仿真实现了32位RISC微处理器,支持数据处理(包括乘除法),数据传送,子程序调用,中断及跳转。时序仿真主频可达70MHz。 采用Tomasulo算法处理指令流水中的数据相关,并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。
2019-12-21 22:06:27 3.43MB 微机原理 CPU 硬件描述语言 Tomasulo
1
CPU 五级流水线 计算机组成原理课设。CPU 五级流水线 计算机组成原理课设
2019-12-21 22:01:13 1015KB CPU
1
用Verilog语言设计的流水线CPU,资源里包含了源代码及流水线CPU结构图,与大家分享下。
2019-12-21 21:55:36 9.74MB MIPS CPU Verilog 流水线
1
定义基于左手坐标系的三维数据类型,包括:点(Vector4)、变换矩阵(Tranform Matrix)定义三维模型数据表示:顶点(Vertex)、Camera和三角形(Triangle);实现三维数据操作方法,包括:矢量的加(+)、减(-)、点积(DotProduct)和叉积(CrossProduct);矢量和矩阵的乘积(点和向量的坐标变换),实现完整坐标变换算法,能将三维空间中的点经过World Transform、View Transform、Project Transform、View Port Transform后显示于屏幕上;实现三角形的线框显示,采用DDA算法;实现Phong光照算法和Gouraud着色,支持环境光(Ambient Light)和一个直射光(Directional Light),实现纹理印射的透视矫正,显示多个三角形组成的物体;实现裁剪算法,实现一个灵活的Camera。
2019-12-21 21:53:28 37.26MB 渲染 流水线 固定管线 图形学
1