在校研究生,自己亲手写的,硬件测试过 。
2019-12-21 21:22:53 2.39MB qpsk verilog
1
基于verilog的ad7606多通道数据采样实现,支持串口,RAM数据存储
2019-12-21 21:21:01 13.58MB ad7606
1
verilog实现qdpsk调制解调 很实用的文档
2019-12-21 21:20:50 1KB verilog
1
使用verilog编写的iic总线控制逻辑,里面包含了测试代码
2019-12-21 21:20:05 264KB iic fpga verilog
1
使用verilog实现的rgmii接口转换时序,将在上升沿和下降沿同时传输数据转换为上升沿数据
2019-12-21 21:20:05 12KB rgmii fpga verilog iddr
1
序列1101检测FPGA verilog实现,带测试激励。
2019-12-21 21:18:38 973KB 序列检测
1
SPI通信的Verilog实现 附详细说明
2019-12-21 21:12:04 16KB SPI通信 Verilog
1
使用硬件描述语言编写的加密算法实现,已经通过FPGA验证。
2019-12-21 21:11:37 80KB AES 加密
1
Verilog实现4位带符号加法器,带有上益出和下溢出标志位,内含TestBench代码,可直接使用。代码简单修改即可宽展至任意位数的加法器。
2019-12-21 21:11:09 891KB Verilog
1
基于CSA原理,使用verilog实现7个数相加
2019-12-21 21:10:04 3KB 加法,csa
1