基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境是VIVADO，win10 基于FPGA的密码锁，环境

连接已经失效，资料更新中......................

FPGA实现的二值图像连通域算法，采用并行流水线算法设计，只需要扫描一次即可得到物体的连通域；因此识别每个连通区域的延时都是固定的；

altra fpga开发示例-倒计时器：适用于飓风4 ep4ce6f17c8板子，黑晶开发平台.verilog 代码，也可以迁移至其他嵌入式开发平台，只不过引脚要重新定义

基于FPGA的VGA图形显示

基于fpga的jpag图像解压缩verilog设计,vivado平台开发包括哈夫曼编码，DCT变换等

基于FPGA的视频的采集、处理和显示

FPGA简易电子琴设计

Verilog程序8、I2C通信协议.docx

代码简洁易懂，小新手容易上手，代码已经做过注释 下载后再修改输入信号的路径就可以直接仿真， 属于前馈数字agc（自动增益控制），分为平均能量计算模块和增益系数计算模块 输入信号为不稳定的正弦信号时输出信号可以有效控制在100dB左右