Verilog数字钟（自动计时+手动校时+倒计时+闹钟+整点报时+LCD显示）附完整源代码、详细注释和word报告。用cyclone Ⅱ实现。
2019-12-21 20:54:42
2.12MB
1
verilog 数字钟设计，功能齐全
（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；
（2）可以调节小时，分钟。
（3）能够进行24小时和12小时的显示切换。
（4）可以设置任意时刻闹钟，并且有开关闹钟功能。
（5）有整点报时功能，几点钟LED灯闪亮几下。
（6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。
2019-12-21 20:12:26
96KB
1
（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；
（2）可以调节小时，分钟。
（3）能够进行24小时和12小时的显示切换。
（4）可以设置任意时刻闹钟，并且有开关闹钟功能。
（5）有整点报时功能，几点钟LED灯闪亮几下。
（6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。
2019-12-21 20:12:26
4.12MB
1