verilog数字钟
verilog 数字钟设计，功能齐全
（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；
（2）可以调节小时，分钟。
（3）能够进行24小时和12小时的显示切换。
（4）可以设置任意时刻闹钟，并且有开关闹钟功能。
（5）有整点报时功能，几点钟LED灯闪亮几下。
（6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。
文件下载
评论信息
-
-
-
xuemei452183 :写的是很完整，但是有地方是错的，看了下，那个秒针的代码就错掉了 。2014-07-11 -
-
dzxlwj :不错的参考文档，说明很详细，代码完整2014-06-30
-
其他资源
- issdfut_64_3.0.10.iso
- JLINK-V9 可升级bootloader ，固件资料
- 美国综合地址数据库
- corel-1k图像库 标准测试集
- 豆瓣电影数据集12万+用户影评40万+爬虫程序(可做推荐系统)
- 深度前馈网络python实现(需要numpy)
- 拔河游戏机multisim 仿真图
- 动态规划（背包问题、最优装载问题等）
- 分支限界法解决作业分配问题
- gcc-3.4.6-sol10-sparc-local
- linux opencv车牌识别
- 雷达：使用处理和Arduino的雷达-源码
- vue_jsontest：vue js（Vite应用程序）显示json数据-源码
- 天津工业大学《JAVAWEB》复习题（含答案）.pdf
- rpc.ziprpc.ziprpc.zip
- Facebook Gaming游戏业营销报告.pdf
- 德州仪器高性能模拟器件高校应用指南第一部分运算放大器篇
- 冒泡排序法 程序 绝对原创
- 三级数据库题库
- libsvm-mat-2.89-3[FarutoUltimate3.0]
- 模糊控制哈工大课件ppt
- Linux下包过滤防火墙的设计与实现
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明