verilog数字钟
verilog 数字钟设计，功能齐全
（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；
（2）可以调节小时，分钟。
（3）能够进行24小时和12小时的显示切换。
（4）可以设置任意时刻闹钟，并且有开关闹钟功能。
（5）有整点报时功能，几点钟LED灯闪亮几下。
（6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。
文件下载
评论信息
-
-
-
xuemei452183 :写的是很完整，但是有地方是错的，看了下，那个秒针的代码就错掉了 。2014-07-11 -
-
dzxlwj :不错的参考文档，说明很详细，代码完整2014-06-30
-
其他资源
- 全国中小学学校数据库（包含地市及学校类型等信息）完整版（附使用说明）
- PSCAD中的微电网逆变并网与储能模型，包含光伏、风机、燃气轮机以及储能模块
- 大势至电脑文件防泄密系统V10.3-破解版
- 商品关联性分析（python算法）
- 全新顶级Python爬虫框架与核心项目实战教学 实战派Python爬虫全项目视频课程
- commons-fileupload-1.4-bin.zip
- 用C++编写的学生信息管理系统
- 深蓝学院三维重建课程资料
- Y,YB系列电机cad图
- 西门子触摸屏与博途TIA编程方法入门及应用63讲高清视频
- jsp+mysql:动漫网站
- 基于vhdl的poc设计
- BC20 资源包 设计必备
- Verilog语言实现智能6层单电梯
- 非常好用的项目管理软件
- sonolib：Sonolib是声音的公共json rest API-源码
- JAVA GUI贪吃蛇Snake.zip
- AX88179_178A.dmg
- net start.docx
- C#中的画线控件，可以像按钮一样使用
- Python Data Science Handbook Essential Tools for Working with Data(epub, pdf)
- Java Concurrency in Practice 中文版( JAVA并发编程实践)
- 用户登录（Struts1.2+Spring2.5+Hibernate3.2）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明