verilog数字钟
verilog 数字钟设计，功能齐全
（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；
（2）可以调节小时，分钟。
（3）能够进行24小时和12小时的显示切换。
（4）可以设置任意时刻闹钟，并且有开关闹钟功能。
（5）有整点报时功能，几点钟LED灯闪亮几下。
（6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。
文件下载
评论信息
-
-
-
xuemei452183 :写的是很完整，但是有地方是错的，看了下，那个秒针的代码就错掉了 。2014-07-11 -
-
dzxlwj :不错的参考文档，说明很详细，代码完整2014-06-30
-
其他资源
- 计算机操作系统实验(5个详细实验)
- 8位16进制与浮点double的转换工具
- 分布式数据库系统及其应用(第二版) 完整版
- matlab广义回归程序代码
- MATLAB下PSAT工具箱使用说明中文版
- 航空航天器运动的建模-飞行动力学的理论基础
- 54条指令多周期CPU
- OV9281全局sensor
- 车牌定位及字符识别的MATLAB程序
- 激光试衣
- 3.9关闭事件_关闭事件
- CFScratchViewDemo-master.zip
- 多维度架构之会话数.m4v
- atom-elixir-formatter：用于Atom编辑器的Elixir源代码格式化程序-源码
- allegro17.4转pads.doc
- 面向社会计算的网络表示学习_论文.zip
- qualcomm_atheros_bluetooth_suite_8.0.0.230_win7_64bit.exe
- TIB_js-studiocomm_6.6.0_windows_x86_64.exe
- 2016新巴巴运动项目(包含课前资料)
- C#学生考勤管理系统源代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明