1、通过multisim仿真平台设计一个能计算含符号位的4位乘法器，即内部为一个3×3阵列乘法器，符号位单独处理，如图7所示。
2、输入为两个4位含符号位的补码数，输出结果亦是含符号位的数补码。
图7带求补级的阵列乘法器方框图
要求：
1、能够正确输入两个4位（含符号位）的补码，并通过计算得到正确的结果。
2、验证结果，输入两个均为补码的数据，验证并得到正确的仿真结果。
3、通过指示灯或者数码管显示为输入和输出的数据。
2021-06-15 12:05:08
1.49MB
1
任务：
1、通过multisim仿真平台，设计一个能计算含符号位的5位阵列乘法器，即内部为一个4×4阵列乘法器，符号位单独处理，如图6所示。
2、输入为两个5位含符号位的原码，输出结果亦是含符号位的原码。
图6 5×5阵列乘法器
要求：
1、能够正确输入两个5位（含符号位）的原码，并进行计算，得到正确的结果。
2、验证结果，输入两个均为原码的数据，验证并得到正确的仿真结果。
3、通过指示灯或者数码管显示为输入和输出的数据。
2021-05-26 10:21:01
2.23MB
1
四位阵列乘法器的原理框图如图1.1所示，X=X1X2X3X4 Y=Y1Y2Y3Y4且X为被乘数的输入端，Y为乘数的输入端，M=M0M1M2M3M4M5M6M7为乘积的输出端。其基本原理是阵列的每一行送入乘数Y的每一位数位，而各行错开，形成的每一斜列则有被乘数X的每一位控制。
四位阵列乘法器的整体设计包含十六个加法器模块，虽然加法器数量多，但内部规则化，标准化程度高。加法器模块中由一个与门和一个全加器构成，由四个与门、两个异或门、一个三端接口的或门构成的全加器为底层设计。
顶层的四位阵列乘法器也采用原理图设计输入方式，在以十六个加法器为基础而构成的四位阵列乘法器，其主要以四个被乘数输入端、四个乘数输入端以及八个乘积输出端为主，外加还包括中间过程参与计算的进位输入端、部分积输入端和进位输出端、部分积输出端，这样一来就构成了一个完整的四位阵列乘法器。
2021-05-05 17:24:58
370KB
1