spartan3e的引脚约束文件，要用哪跟引脚直接把注释取消即可

含有zybo z720的约束文件和nexys 4板的约束文件，有些注释自己已经修改过了

主要用于Nexys 4 DDR开发板的DDR2 IP核引脚约束文件，亲测有效。

Genesys2开发板的DDR3芯片所使用的管脚约束文件，该文件可以直接在 MIG IP核例化过程中使用，引用此文档可以省去您很多查资料、绑管脚的时间。本人已用此约束文件完成了DDR3的读写实验，质量可以放心。

Nexys4 DDR板子模块介绍和约束文件 Nexys4 DDR板子模块介绍和约束文件

在vivado 2017.4 中利用MIG模块生成的DDR3实例的约束文件，开发板为AX7325-KINTEX-7(XC7K325TFFG900)。

通过 UART 的接口发送命令来读写 SDRAM 命令格式如下： 00 02 0011 1111 2222 00： 写数据 02： 写个数 0011： 写地址 1111 2222： 写数据， 是 16 bit， 每写完一个数据，向串口发送 FF 回应； 输出： FF FF 01 03 0044 01: 读sdram 03： 读的个数 0044: 读的地址 输出： xxxx xxxx xxxx sdram 在 0044 0045 0046 处的数据； sdram 使用的是 K4S161622D.pdf 系统时钟 25m， 通过 PLL 得到 SDRAM clk 100m sdram controller clk 100m， 前者相对后者2ns 相移

自用的Genesys2开发板DDR3引脚约束文件.ucf文件，根据官方文档自用的配置文件

在vivado 2017.4 中利用MIG模块生成的DDR3实例的约束文件，开发板为ZYNQ7350，采用Xilinx公司的 Zynq7000 系列的芯片， 型号为XC7Z035-2FFG676。

spring4.2.4及dubbo2.5.3的约束文件