verilog hdl vhdl实用例子100个 quartus 2 仿真 源程序
2019-12-21 22:21:58
6.95MB
1
本人设计的一个基于FPGA用verilogHDL设计的CRC32模块，供FPGA学习者参考
2019-12-21 22:13:56
593B
1
ISE14.7破解时需要导进去的license.lic文件。win10环境下安装完成后可能出现以下问题：
1.没有自动弹出导入license.lic文件的窗口。
解决方法：
在安装目录的以下路径找到xlcm文件双击打开即可（本人安装在G盘所以
是这样的）G:\xilinxISE14.7\14.7\ISE_DS\common\bin\nt\xlcm
（bin文件夹里面有nt或者nt64两个文件夹随便一个都可以的！）
2019-12-21 21:57:12
6KB
1
SHA-256的一种verilogHDL实现，包括testbench，quartusII可综合。SHA是一种数据加密算法，该算法经过加密专家多年来的发展和改进已日益完善，现在已成为公认的最安全的散列算法之一，并被广泛使用。该算法的思想是接收一段明文，然后以一种不可逆的方式将它转换成一段（通常更小）密文，也可以简单的理解为取一串输入码（称为预映射或信息），并把它们转化为长度较短、位数固定的输出序列即散列值（也称为信息摘要或信息认证代码）的过程。
2019-12-21 21:56:45
5KB
1
SM3的一种verilogHDL实现，包括testbench测试文件。SM3是国家密码管理局编制的商用算法，用于密码应用中的数字签名和验证、消息认证码的生成与验证以及随机数的生成，可满足多种密码应用的安全需求。
2019-12-21 21:56:45
6KB
1