基于FPGA用verilogHDL设计的CRC32模块
文件下载
资源详情
[{"title":"（ 1 个子文件 593B ） 基于FPGA用verilogHDL设计的CRC32模块","children":[{"title":"CRC32.v <span style='color:#111;'> 1.58KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
-
-
-
yyz1988 :没有用，也不解释啥意思2020-09-04 -
-
gaoleics :不错，去掉mac模块后需要自己生成CRC编码，用一下2012-09-17
-
其他资源
- 科学研究方法论 （美）E·B·威尔逊着.pdf
- 一个Android健身APP源码（类似KEEP、FEEL、轻+、减约、薄荷等）更新
- 街道场景漫游
- 基于DES和RSA的加密聊天工具.rar
- CreateCertGUI（写SSL证书）.rar
- Python3.x+Pyqt5实现绘图界面（matplotlib绘图；graphicview控件中）和业务逻辑分离案例04_自己写的，有UI界面源代码
- 图书管理系统课程设计报告(基于JAVA和SQLServer)
- C++大作业 MFC实现个人通讯录
- fashion-mnist数据集
- F4 VL53L1.zip
- win7/10 MSCOMM控件
- 用VerilogHDL语言编写的基于FBGA的四位数字式秒表
- 简单的flash数字时钟，可用于ppt，或QQ空间
- NOIP2014普及组初赛试题答案C++.pdf
- 论文研究-基于差分进化算法的认知无线电频谱分配.pdf
- js-drumkit.zip
- Warning! Service ro_isn needs a SELinux domain defined; please fix!.pdf
- NT39016E_Ver0.5_20081107.pdf
- support-annotations-26.0.0-alpha1.jar
- txt编码转换
- vedyna light的使用
- 学生成绩管理系统（结构体数组版）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明