这个大家可能会用到,这个代码是关于控制rs232串口输入vga显示,对一些刚入门的verilog新手挺有帮助。简单暴力
2023-12-23 11:51:02 3.77MB FPGA rs232 verilog
1
可在MaxPlus Ⅱ或Quartus Ⅱ等软件平台上进行仿真模拟,本人上一篇文章有仿真图像,可进行参考。 主要基于FPGA进行自动售货机控制系统的设计与实现。系统采用硬件语言VHDL进行描述和设计,在开发软件MaxPlus Ⅱ中进行仿真与模拟。 本系统中包括六个主要模块,分别为选择商品模块、投币模块、计时模块、出货模块、找零模块、显示模块,用VHDL语言描述各个子模块,并实现各子模块和总体系统的互相调用。将程序在MaxPlus Ⅱ软件平台上进行编译仿真,通过分析仿真结果,自动售货机系统具有商品选择、投币处理、比价、出货找零、计时、异常退币等主要功能,符合设计要求。
2023-12-22 21:42:23 5KB fpga开发
1
要实现FPGA和PC之间的USB通信,需要在它们之间加入一个USB的控制器,在AX516/AX545开发板中采用了Cypress公司EZ-USB FX2LP系列的CY7C68013A。
2023-12-21 21:43:44 532KB FPGA usb 14.7 XLINX
1
使用verilog HDL语言在FPGA上实现了无刷直流电机的模糊PID控制算法,完整详细的代码包含在内
2023-12-20 19:28:24 22.84MB verilog fuzzy BLDC FPGA
1
该资源利用Verlog实现了简单CPU,并可烧录进小脚丫进行验证,资源包内附有演示视频,大家可以观看整个演示过程,也可根据视频烧录进自己的小脚丫进行验证。另外详细设计请参考本人的博客【FPGA】设计一个简单CPU—Verlog实现。希望可以帮助到大家。
2023-12-19 15:24:01 74.39MB fpga开发
1
matlab.rar通过matlab将彩色图片生产coe文件 提供给fpga使用 方便调试功能
2023-12-16 15:39:31 1.22MB matlab fpga
1
这是红芯电子的altera开发板资料,这是系列资料的第六部分,也是最后一部分,后续没有了,视频教程太大就不上传,有需要的朋友可以私信我
2023-12-15 19:47:22 106.1MB fpga altera 工程文档
1
本文基于高性能FPGA(Altera的Stratix II系列)详细介绍了一种数字波束形成器(DBF)、动目标检测器(MTD)和恒虚警检测器(CFAR)的单芯片集成设计方案,最后对其性能特性和改进方向做了初步的分析讨论,以满足更高性能要求时的设计实现。
1
内容:二阶数字锁相环的FPGA实现工程文件 仿真平台:Vivado 2018.3 各模块:数字鉴相器(乘法器+低通滤波器),环路滤波器,压控振荡器 主要使用IP核:Multiplier,FIR Compiler,dds_compiler 注:仿真时,testbench文件中,输入数据文件目录:$readmemb("D:/FPGA_Project/04_FSK_System/PllTwoOrder/din.txt", memory); 改成自己电脑对应文本文件的目录
2023-12-13 21:25:59 23.24MB fpga开发 Vivado 数字锁相环
1
FPGA高级设计,讲解FPGa设计的高级技术,非常实用。清晰版 (Senior FPGA design, FPGA design on high-level technology, very useful. Clear version)
2023-12-11 13:58:41 6.82MB
1