STM32F103V系列带FSMC的必须是VCT6及以上的型号。对应的IO口如下: 数据总线(16根) DB0 : PD14 DB1 : PD15 DB2 : PD0 DB3 : PD1 DB4 : PE7 DB5 : PE8 DB6 : PE9 DB7 : PE10 DB8 : PE11 DB9 : PE12 DB10 : PE13 DB11 : PE14 DB12 : PE15 DB13 : PD8 DB14 : PD9 DB15 : PD10 地址总线(8根) AB16 : PD11 AB17 : PD12 AB18 : PD13 AB19 : PE3 (本程序中未用到) AB20 : PE4 (本程序中未用到) AB21 : PE5 (本程序中未用到) AB22 : PE6 (本程序中未用到) AB23 : PE2 (本程序中未用到) 控制线(3根) WR : PD5 RD : PD4 CS0 : PD7
2023-11-29 14:07:12 270KB FSMC
1
含MAX 10 FPGA 器件体系结构中文资料、嵌入式乘法器用户指南、时钟和PLL用户指南、通用IO用户指南、高速LVDS IO用户指南、外部存储器接口用户指南等。
2023-11-26 22:52:17 4.36MB FPGA MAX10
1
CPLD/FPGA是目前应用最为广泛的两种可编程专用集成电路(ASIC), 特别适合于产品的样品开发与小批量生产。本书从现代电子系统设计的角度出发,以全球著名的可编程逻辑器件供应商Xilinx 公司的产品为背景,系统全面地介绍该公司的CPLD/FPGA 产品的结构原理、性能特点、设计方法以及相应的EDA工具软件,重点介绍CPLD/FPGA在数字系统设计、数字通信与数字信号处理等领域中的应用。   本书内容新颖、技术先进、由浅入深,既有关于大规模可编程逻辑器件的系统论述,又有丰富的设计应用实例。对于从事各类电子系统(通信、雷达、程控交换、计算机等)设计的科研人员和应用设计工程师,这是一本具有实用价值的新技术应用参考书。本书也可作为高等院校电子类高年级本科生或研究生的教材或教学参考书。   随着电子技术的不断发展与进步,电子系统的设计方法发生了很大的变化,传统的设计方法正逐步退出历史舞台,而基于EDA技术的芯片设计正在成为电子系统设计的主流。大规模可编程逻辑器件CPLD和FPGA是当今应用最广泛的两类可编程专用集成电路(ASIC),电子设计工程师利用它可以在办公室或实验室里设计出所需的专用集成电路,从而大大缩短了产品上市时间,降低了开发成本。此外,可编程逻辑器件还具有静态可重复编程和动态在系统重构的特性,使得硬件的功能可以像软件-样通过编程来修改,这样就极大地提高了电子系统设计的灵活性和通用性。   由于具备上述两方面特点,CPLD和FPGA受到了世界范围内广大电子设计工程师的普遍欢迎,应用日益广泛。与此同时,可编程ASIC本身也在近几年得到了迅速的发展,其集成度、工作速度不断提高。目前已有单片可用门数超过300万门。工作频率可达200 MHz以上的可编程ASIC芯片问世。由于结构和工艺的改进,可编程ASIC芯片上包含的资源越来越丰富,可实现的功能越来越强,它们已成为当今实现电子系统集成化的重要手段。   Xilinx公司是全球著名的可编程逻辑器件供应商,也是FPGA器件的发明者,它在多年用户需求的基础上开发了多种性能优越的系列产品,其售后服务周全,用户涉及面广,是开发和研制产品的最佳选择之一”。 本书以Xilinx公司的产品为背景,系统介绍该公司的CPLD和FPGA典型产品的结构原理、性能特点、设计方法以及相应的EDA工具软件,详细介绍Foundation Series 开发软件的特点、安装和使用方法,重点介绍CPLD/FPGA在数字系统设计、数字通信与数字信号处理等领域中的应用。除此以外,还对JTAG边界扫描测试电路以及硬件描述语言VHDL的基本概念作了简要的介绍。本书在选材上注重内容新颖、技术先进,并在书中给出了经实践验证的大量设计实例,希望能对读者迅速掌握大规模可编程逻辑器件设计与应用有所帮助。同时,为保证书中实例不受具体器件限制,本书所有实例均采用VHDL语言或Verilog HDL语言编写,可以方便地移植到其他公司(如Altera、LarTIce、 Actel 等)的CPLD/FPGA器件中。
2023-11-25 10:26:39 7.69MB
1
与非网的FPGA开发实用教程,837页非常详细的pdf电子书 第二部分 第1章 FPGA开发简介 本章主要介绍FPGA的起源、发展历史、芯片结构、工作原理、开发流程以及Xilinx公司的主要可编程芯片,为读 者提供FPGA系统设计的基础知识。 第2章 Verilog HDL语言基础 本章主要介绍Verilog语言的基本语法和典型的应用实例,关于VHDL和System C的使用可参考相关文献,限于篇 幅,本书不对它们展开分析。 第3章 基于Xilinx芯片的HDL语言高级进阶 本章主要介绍Verilog语言在Xilinx FPGA芯片开发中的高级应用。 第4章 ISE开发环境使用指南 本章简要介绍ISE的基本操作和开发流程,目的在于简介一些入门知识,更多的技巧和经验需要读者在大量实践 中逐步掌握。 第5章 FPGA配置电路及软件操作 如何快速、高效地将配置数据写入目标器件,并且保证其在掉电后再次上电能自动可靠地恢复配置,就成为整个 系统的关键所在。 第6章 基于FPGA的数字信号处理技术 本章主要对数字信号处理的基本原理、Xilinx公司的解决方案进行介绍,并给出相应的FPGA实现。 第7章 基于System Generator的DSP系统开发技术 本章重点讲述基于System Generator的FPGA开发技术,介绍了相关的基础知识和部分高级应用技巧,并给出无线 通信系统中变频器的工程实现。 第8章 基于FPGA的可编程嵌入式开发技术 本章主要介绍Xilinx公司提供的可编程嵌入式开发解决方案以及相应的开发平台和方法。 第9章 基于FPGA的高速数据连接技术 本节主要介绍基于FPGA的新型串行高速传输技术以及其相关应用(PCI-Express、吉比特以太网等技术)的开 发。
2023-11-25 10:17:57 5.93MB fpga教程 system generator
1
基于Xilinx FPGA的高速数据采集
2023-11-23 23:17:45 4.15MB fpga
1
1.时钟输入采用实验箱的1Hz信号(在电源开关下面),分别测试两片74x161的逻辑功能。由于数码管不能显示A-F,所以用LED灯显示计数器的输出状态。 2.将两片74x161进行级联,实现模256计数器,用LED灯显示计数器的输出状态。 3.用两片74x161分别实现模6和模10计数器,用数码管显示计数器的输出状态。再将两片74x161进行级联,实现模60计数器,用数码管显示计数器的输出状态。 4.拓展题:任选一个设计下列十进制计数器:模24、模28、模29、模30、模31、模100。
2023-11-23 15:24:17 1.5MB verilog fpga 数字逻辑
1
1.3-8译码器的设计和实现。 2.4位并行进位加法器的设计和实现。 3.两输入4位多路选择器的设计和实现。 4.拓展:3输入多数表决器设计和实现。 实验要求如下: 1.采用Verilog语言设计,使用门级方式进行描述。 2.编写仿真测试代码。 3.编写约束文件,使输入、输出信号与开发板的引脚对应。 4.下载到FPGA开发板,拨动输入开关,观察Led灯的显示是否符合真值表。
2023-11-23 15:23:33 1.85MB Verilog FPGA 数字逻辑
1
Tcl/Tk入门经典》介绍了Tcl语言、Tk工具集以及Tcl和C语言结合编程。《Tcl/Tk入门经典》的第I部分首先介绍了Tcl语言的基本概念和基础知识。第II部分集中介绍如何使用Tk工具集开发图形用户界面。第Ⅲ部分讲解了如何结合Tcl和C语言进行程序开发。 《Tcl/Tk入门经典》原第一作者是Tcl的创造者,所以本书内容覆盖了Tcl语言的主要方面,且示例程序丰富,大部分示例代码可在Tcl安装目录的demos目录中找到。《Tcl/Tk入门经典》适用于Tcl语言的初学者,也适用于希望了解Tcl 8.5版和Tk 8.5版新特性的读者。
2023-11-21 15:49:59 107.8MB FPGA
1
7_Series_XPE_2019_1_2
2023-11-19 20:01:39 3.46MB fpga
1
内容概要: 这个资源是一个FPGA课程设计项目,旨在通过设计实现一个示波器并将波形数据显示在显示器上。该项目提供了源码、设计文件和仿真文件,帮助学生学习和实践FPGA数字信号处理和显示技术。 该资源的内容概要如下: 源码:包含示波器与显示器综合设计的Verilog或VHDL源代码文件。这些源码描述了示波器的数据采集、信号处理和显示控制等功能模块。 设计文件:包括FPGA综合和实现所需的约束文件,用于指定时钟频率、引脚分配以及显示器接口等信息。 仿真文件:提供了对示波器与显示器功能进行功能仿真和时序仿真的测试文件。这些文件可以用于验证设计的正确性和性能。 适用人群: 这个资源适用于以下人群: FPGA学习者:对于正在学习FPGA的学生或爱好者,本资源提供了一个实际的项目示例,可以帮助他们理解数字信号处理原理,并学习如何将处理后的波形数据显示在屏幕上。 教育机构:教育机构可以将这个示波器与显示器综合设计项目作为FPGA课程的实践项目,让学生通过完成该项目来提高他们的数字信号处理和显示技术能力。 工程师和研究人员:已经具备一定FPGA设计经验的工程师和研究人员
2023-11-19 15:34:53 1.69MB FPGA Verilog
1