搜索【verilog-HDL】的结果

Verilog HDL 入门基本PPT课件

Vrilog 的基本数据类型基本操作符代码形式

2021-10-20 18:50:50 338KB Verilog HDL PPT

1

基于Verilog HDL的带左转复杂交通灯设计方案

本设计中采用EDA技术，应用目前广泛应用的Verilog HDL硬件电路描述语言，实现交通灯系统控制器的设计，利用MAX+PLUS 集成开发环境进行综合、仿真，并下载到CPLD可编程逻辑器件中，完成系统的控制作用。

2021-10-20 12:07:51 86KB verilog HDL 带左转 复杂交通灯

1

verilog HDL 等精度频率计

本人初学者刚完成用verilog HDL 编写的等精度频率计，用Quartus II 8.1 编译仿真通过，愿与大家共同学习。

2021-10-16 19:39:42 458KB verilog HDL 等精度频率计 源代码

1

Verilog HDL入门教程（华为）.pdf

Verilog HDL 华为代码风格

2021-10-15 23:27:39 257KB Verilog HDL

1

模16加减可逆计数器（有限状态机版本）.docx

老师布置的作业，通过一段时间的学习，自己写的模16加减可逆计数器，看到很多人是直接写的，这里给一个用有限状态机写的，希望对大家有所帮助。

2021-10-14 09:05:45 130KB FPGA Verilog HDL

1

FFT核调用实现及Verilog HDL 版本的testbench.v文件

vivado中FFT核的调用配置及Verilog HDL 版本的testbench.v文件

2021-10-13 23:38:27 993KB FPGA VIVADO testbench FFT

1

《Verilog HDL如何写好状态机》

状态机是逻辑设计的重要内容，状态机的设计水平直接反应工程师的逻辑功底，所以许多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。本章在引入状态机设计思想的基础上，重点讨论如何写好状态机。本章主要内容如下： · 状态机的基本概念； · 如何写好状态机； · 使用Synplify Pro 分析FSM。

2021-10-13 23:18:55 949KB Verilog 状态机

1

Verilog HDL实现各类数字电路的教程

内容简介计算机基础知识及性能评价方法；数字电路及veriloghdl简介；计算机加、减、乘、除及开方的各种算法(包括wallacetree快速乘法器和newton-raphson及goldschmidt除法和开方算法)及其veriloghdl实现；指令系统结构和alu及多端口寄存器堆的veriloghdl设计；单周期、多周期和流水线cpu的veriloghdl设计；精确中断和异常处理及其电路实现；浮点算法及带有浮点部件fpu的流水线cpu的veriloghdl设计；多线程cpu的veriloghdl设计；存储器、cache和虚拟存储器管理以及带有cache、tlb和fpu的cpu设计；多核cpu的veriloghdl设计：异步通信接口uart、ps/2键盘与鼠标接口、视频图像阵列vga接口、i2c串行总线接口和pci并行总线接口的veriloghdl设计；高性能计算机及互联网络设计。书中的veriloghdl源代码基本上都附有功能仿真波形，以便加深对计算机原理的理解和对计算机设计方法的掌握。

2021-10-12 13:49:13 14MB 计算机原理Verilog

1

FPGA_DDS_verilog HDL

基于FPGA实现的DDS信号发生器。使用Verilog HDL实现，包含书名文档

2021-10-11 10:09:10 26KB DDS

1

nocgen：NoC（片上网络）生成器，它生成由片上路由器组成的NoC的Verilog HDL模型-源码

nocgen：NoC（片上网络）生成器，它生成由片上路由器组成的NoC的Verilog HDL模型

2021-10-09 15:25:51 30KB perl verilog PerlPerl

1

个人信息

热门下载

最新下载

其他资源