搜索【Verilog HDL】的结果

基于verilog的LCD12864的显示器设计

2023-03-02 17:38:02 3.65MB LCD verilog FPGA

1

Matlab代码生成fpga-wurc_pcores:HDL和MATLAB/SystemGenerator模块用于数字信号处理

Matlab代码生成fpga wurc_pcores HDL和MATLAB / System Generator模块用于数字信号处理。实时增益控制模块与LMS6002D和wurc_fw项目集成在一起，用于兼容802.11ac的AGC。 LMS6002D无线电I / Q接口胶水，用于为数字预失真校准系数以及其他命令和控制接口提供软件接口。对无线电控制线MUX-ing进行简单的单端口控制。另一个胶合逻辑层。包含的pcore需要MATLAB和System Generator才能为Virtex-6 FPGA目标生成其Xilinx EDK pcore模块。个人法律免责声明和许可以下内容适用于由Ryan E. Guerra编写的此存储库中的代码和模型（除非注释另有说明，否则几乎适用于所有代码和模型）。（c）瑞安·格拉（Ryan E.Guerra）2012-2016年本软件按“原样”提供，不提供任何形式的明示或暗示担保，包括但不限于对适销性，特定目的的适用性和非侵权性的担保。无论是由于软件，使用或其他方式产生的，与之有关或与之有关的合同，侵权或其他形式的任何索赔，损害或其他责任，作

2023-03-01 17:39:27 3.04MB 系统开源

1

黑金教程概念篇

黑金教程Verilog概念篇

2023-03-01 16:00:20 21.38MB Verilog

1

5个arm核 arm6_verilog核arm7_VHDL等

5个arm核arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核，verilog写的，有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心，结构良好，简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目，国防科技大学牛人ShengYu Shen写的，原来放在opencores上，因为写得太好了，后被ARM公司封杀~~这里是目前我能找到的最终版本了~ Core_arm_VHDL.rar VHDL语言实现的arm内核，可以在http://www.opencores.org/project,core_arm下载到，不过还不是非常完整，有些小bug ARM7_VHDL.rar Ruslan Lepetenok用VHDL写的arm内核，也非常不错

2023-03-01 08:55:43 1.1MB ARM FPGA IP_CORE Verilog

1

iic slave RTL code

2023-02-28 15:39:46 3KB verilog

1

slave iic程序（Verilog）

FPGA Salve iic verilog 程序

2023-02-28 13:46:11 1.16MB verilog slave iic

1

IEEE Standard for Verilog®Hardware Description Language1364-2005.pdf

硬件描述语言的标准，开发FPGA用，可以用作查找、学习手册。现在的处理器芯片以及各种数字芯片的开发可以预先采用FPGA进行开发，再进行芯片的专门制作。

2023-02-27 21:51:21 5.32MB 硬件描述语言标准

1

第3章Verilog语言要素

本章介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外，本章还介绍了Ve r i l o g硬件描述语言中的两种数据类型

2023-02-27 15:42:45 364KB 第3章Verilog语言要素

1

第12章用Verilog HDL编写的硬件建模实例

本章给出了一些用Verilog HDL编写的硬件建模实例

2023-02-27 15:30:09 569KB 用Verilog HDL编写的硬件建模实例

1

基于FPGA试验箱的lcd12864液晶显示实验程序

由verilog语言编写，同时需要通过按键切换屏幕显示文字，一页全是英文，一页全是中文

2023-02-27 15:26:08 6KB FPGA verilog VHDL

1

个人信息

热门下载

最新下载

其他资源