BU61580芯片测试代码,可测试连续读写寄存器或者存储器,验证读写数据是否一致。 用vivado2019.1版本编写,verilog语言。
2022-01-24 09:02:16 34.35MB bu61580 fpga verilog vivado
1
1024点正弦波波表数据(VIVADO软件coe文件)
2022-01-23 19:01:08 7KB fpga开发 verilog DDS
1
原板厂例程,包含Zynq下的vivado工程、vitis工程,以及对应的说明文档!
2022-01-22 21:01:14 107.13MB fpga开发 嵌入式硬件 单片机
1
米联客2020版FPGA课程(MIG DDR篇)-K7
2022-01-22 14:59:03 3.11MB MIG 米联客MIG vivado migfpga
1
这是关于vivado的有关高亚军的书和电子PPT,初学者可以学习学习
2022-01-22 10:01:47 64.14MB vivado
1
使用hls编程fpga参考资料
2022-01-18 02:37:04 1.39MB fpga fpga/cpld
1
赛灵思针对vivado中约束文件使用的用户指南
2022-01-17 15:05:36 4.68MB vivado 约束文件
1
该工程仅支持边上BPSK实现,不支持完整的AD/DA过程
2022-01-16 09:10:15 8KB vivado basys3 FPGA BPSK
1
程序是基于Verilog语言的,支持在vivado平台开发,物理可实现,需要准备的外设有ov7725摄像头以及sg90二轴舵机云台、若干杜邦线或连接线
2022-01-15 21:02:53 23.38MB FPGA vivado Basys3 Verilog
自用
2022-01-13 22:01:43 148KB vivado
1