搜索【VIvado】的结果

FPGA设计频谱仿真实现

在Vivado环境下，调用1024点FFT核，利用乘法器计算I路和Q路的平方，求和；调用cordic核开根号，计算得到信号的幅度谱。使用Systemverilog语言设计testbench。仿真验证了采样率100MHz，40M带宽的线性调频信号的频谱输出

2022-03-09 16:58:21 217.34MB Vivado FFT核 systemverilo

1

数电课设.zip课程设计

2020北邮数电课程设计，用vivado实现的电子钟和药片装瓶装置代码，语言：Verilog，MINISY开发板。电子钟实现基础功能和附加功能，药片装瓶实现基础功能

2022-03-08 13:56:05 906.49MB 北邮数电课程设计 vivado Verilog FPGA

1

vivado DDR3 mig测试工程

版本为2018.3，为简单的DDR3测试工程，实现了bank数据的读写，开发板为heijin 7101，非自带程序。

2022-03-07 12:07:50 73.23MB DDR3 vivado mig xilinx

1

XDC&bitstream&ipynb.zip

对应我的原创博客中用到的文件：PYNQ-Z2调试笔记：化繁为简，从一个简单的例子深刻理解PYNQ（PS端GPIO直接控制外设leds、switches和buttons）

2022-03-05 21:03:02 24KB PYNQ python Vivado leds

1

vivado FFT IP模块datasheet

fft技术文档；详细介绍FFT模块的端口以及一些功能等；

2022-03-03 16:08:20 1.84MB fft

1

ZYNQ开发教程，\

非常适合新手入门，从Vivado软件安装开始教，还有很多实例

2022-02-27 14:40:46 29.24MB ZYNQ VIVADO

1

vivado2014.4license

最新vivado2014.4license

2022-02-26 10:30:08 661B ise vivado license

1

Vivado设计套件Tcl命令参考指南.zip

2022-02-25 13:03:46 6.19MB tcl

1

pg007_srio_gen2中文版和英文原版 Serial RapidIO Gen2 Endpoint v4

SRIO Xilinx RapidIO核、Serial RapidIO Gen2 Endpoint的LogiCORE IP Product Guide

2022-02-22 19:07:01 5.89MB SerialRapidIO fpga vivado srio

1

UltraFast Design Methodology Guide for the Vivado Design Suite

中文版UltraFast Design Methodology Guide for the Vivado Design Suite

2022-02-22 19:03:27 19.96MB fpga

1