bu61580.c 包含bu-61580的初始化，发送，接收部分的代码

使用FPGA实现基本的基于BU61580的1553B总线通讯协议进行通讯

BU61580芯片测试代码，可测试连续读写寄存器或者存储器，验证读写数据是否一致。 用vivado2019.1版本编写，verilog语言。

BU-61580调试文档，总结1553b总线的配置使用及硬件设计方法。

1553B-F2812开发系统是本公司最新推出的嵌入式1553B总线开发系统系列产品的中又一力作。1553B-F2812开发系统由F2812平台系统以及1553B总线子系统构成。1553B总线协议部分采用美国DDC公司的1553B总线通讯引擎BU61580S3，控制、管理BU61580S3的CPU采用TI公司经典的数字信号处理芯片TMS320F2812，BU61580S3与TMS320F2812二者强强联合共同构成了1553B-F2812开发系统。开发者基于此系统不但可以开展1553B总线协议、1553B总线BC\RT模式控制等方面的学习，而且还可以开展DSP（F2812）处理器方面的系统化的学习过程。此套系统所具有的硬件资源以及软件资源相当丰富，提供了包括1553B总线BC模式、RT模式等20多个实验项目，提供了完整的硬件系统原理图、软件实验代码和常用的外围端口资源，同时开发系统的硬件构成解析以及软件代码讲解都非常详尽，这样使得初学者、初步开发者能够很快的掌握如此复杂、如此深奥的1553B总线以及F2812等方面的相关知识。 同时1553B-F2812开发系统完全可以作为公司、高校以及各大研究院所的研究和教学工具。另外1553B-F2812开发系统在硬件设计方面充分考虑了EMC、EMI以及散热等因素，最大限度的引出了系统的所有端口资源，用户可以直接作为一个功能模块内嵌到用户的目标产品中，因此可以大大缩短用户的1553B总线系统的开发周期。

基于BU61580的1553B总线测试代码，完整的测试代码 和 文档说明，以及1553B总线的规范文档等

在RT工作模式下BU-61580，主要是作为1553B总线信息的被控制者。软件设计主要是完成对查找表和子地址控制字的编程，下面以本次设计为例，讲解RT模式软件设计的关键点。