采用TI公司的浮点数字信号控制器TMS320F28335 DSP为控制电路核心，采用CPLD自行设计驱动的4.3’’彩色液晶TFT LCD非常直观地完成了输出信号波形、频谱特性的在线实时显示，以及输入电压、电流、功率，输出电压、电流、功率，效率，频率，相位差，失真度参数的正确显示，具有开机自检、输入电压欠压及输出过流保护，在过流、欠压故障排除后能自动恢复，里面包含了原理图、PCB、及所用的程序，保证可用，有需要设计，或者毕业设计的，可以下载，直接使用。

EP2C8Q208_RTL8201CL_(Dual link DVI) Hub主控板频道PDF原理图PCB+封装库+BOM+设计文档说明， ALTIUM工程转的PDF原理图PCB文件+AD集成封装库，已在项目中验证，可以做为你的设计参考。封装库列表： Component Count : 41 Component Name ----------------------------------------------- 0603 0805 1206 1206_P 1206TAN CRS08 DDC10 DIODE0.1-VD DIODE0.4 DSC6-VD DVI-A EIAJ SOIC8 INDUCTOR2R2 LQFP48 MKDS3_2RMI POWER4D PWIC1 QFP208 QSOP8 RAD0.4 RB.1/.2-VD RJ45-VD RN4 SHIBIEDIAN SIP2 SIP3 SIP7 SIP8-1.27 SMC CASE 403 SOC-008 SOIC8 SOP16H SOT-23/P1.9 SOT23-5 SW2 TO-92C TQFP64-10X10 TQFP100 TSSOP48 WY XTAL3

EP2C8Q208_RTL8201CL_(Dual link DVI) Hub主控板Protel99S设计硬件原理图PCB+BOM+FPGA Verilog源码+设计文档说明， 硬件4层板设计，大小为204x113mm，Protel 99se 设计的DDB后缀项目工程文件，包括完整无误的原理图和PCB印制板图，已经在项目中使用，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。 核心器件如下: DS18B20 Q? DVI_PLUG ELECTRO1 ELECTROS-VD EP2C8Q208 EPCS4 FPGA_P_AS H1102 HEADER 6 INDUCTOR JTAG LED LT1086MC PACDN006 PNP PNP Transistor RES2 RES3-VD RES4 S25FL SII163B SWPB-VD TFP410 TFP410 XTAL4-VD ZENER2 配套的cyclone2 FPGA Verilog源码文件（非工程文件）如下： clk_lvds.v clk_test.v crmu_03.v dvi_hub_03.v dvi_out_02.v Led_Ctrl_SV1.v pll.v 2.总体设计概述 本板作为DVI Hub控制板，主要功能是接收计算机输入的DVI数据，分三向下行输出 根据上述功能， Dual link DVI Hub电路板可以分为以下几个部分： 1.FPGA部分。主要包括一块FPGA（EP2C8QF256）和一个EPCS4、一个有源晶振20MHhz 2.DVI receiver 部分。主要包括2片panellink receiver（SII163B）including master and slave 3.DVI send 部分. 主要包括3片 （TFP410A） 4.存储器部分：一个flash存储器（S25FL040A）和一个IIC（AT24C18） 5.DVI 传输端口部分。包括4个DVI端子， 6.工控部分：1个温度传感器DS18B20 7.电源部分 : FPGA的bank1和4、百兆芯片和DVI receiver、DVI send用3.3V电压由一片LDO供电（加一开关电源芯片AOZ1010AI以备选）。 FPGA的bank2和3用1.5V电压由一片 LDO供电。 FPGA的核电压用1.25V电压由一片 LDO供电 8.百兆接口部分：主要包括1个百兆芯片（RTL8201CL）、1个RJ45端子和1个百兆线圈H1102。时钟由FPGA提供

RS232串口EPM1270T光耦旋转编码器CPLD设计数据采集板ALTIUM硬件原理图+PCB(2层板)+cpld逻辑源码+设计文档说明，2层板设计，大小为85x60mm，Altium Designer 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已制样板测试验证，可作为你产品设计的参考。主要器件型号列表： Library Component Count : 19 Name Description ---------------------------------------------------------------------------------------------------- ADM3202 AMS1117 CAP Capacitor CAPACITOR POL Capacitor CON10 Connector CON2 Connector CON3 Connector CON4 Connector CON6 Connector CON8 Connector DB9 EPM1270T144C5 MAX II 3.3/2.5V CPLD, 116 IOs, 1,270 Logic Elements, 144-Pin Plastic TQFP, Commercial Temperature, Speed Grade 5 LED LM2596 RES1 RES2 TIL191 XTAL ZENER1 Zener Diode 配套CPLD VERILOG逻辑QUARTUS工程文件： 220model.v aa_atest.cr.mti aa_atest.mpf aa_test.cr.mti aa_test.mpf altera_mf.v altufm_parallel0.bsf altufm_parallel0.qip altufm_parallel0.v altufm_parallel0_bb.v altufm_parallel0_inst.v asa_test.cr.mti asa_test.mpf asa_test.v at24c01_rw.done at24c01_rw.fit.smsg at24c01_rw.pin at24c01_rw.qsf at24c01_rw.qws at24c01_rw.v at24c01_tb.v atc240c_tb.cr.mti atc240c_tb.mpf A_TEST.cr.mti A_TEST.mpf a_test.v a_top_test.cr.mti a_top_test.mpf a_top_test.v clock_gen_select.v cycloneii_atoms.v db incremental_db lpm_counter0.bsf lpm_counter0.qip lpm_counter0.v lpm_counter0_bb.v lpm_counter0_inst.v lpm_counter0_wave0.jpg lpm_counter0_waveforms.html rs232rx.v rs232tx.v rs232_top.v rx_frame.v rx_frame_new.v rx_frame_new_new.v 技术要求： 1） 传送带速度为6-8米/分 2） 料的倾斜角度小于10度 3） 料间距为20毫米 4） 料宽20~200毫米 5） 要求6个打标点都要打在料宽的中心处 6）传感器到打标点的距离为200毫米 7) 通过串口可以调节传感器到打标点的距离 2、料宽数据采集板系统框图

这是一个AutoCad的ActiveX控件，里面有ocx 和说明文档，请查阅，但是里面有个问题就是，我没法用create那些函数去构建 modelspace， 麻烦哪位大神发现了给我讲解下

采用51单片机、上位机采集程序、超声波详细的原理图，超声波采用一体化收发电路

atia如何将3dxml及cgr转换为可编辑文档说明

FPGA 读写SPI FLASH的Verilog逻辑源码Quartus工程文件+文档说明，由于 FPGA 是基于 SRAM 结构的，程序掉电后会丢失，所以需要一个外置 Flash 保存程序， FPGA 每次上电后去读取 Flash 中的配置程序，在 ALINX 开发板中，很多使用的是 SPI 接口的 nor flash，这种 flash 只需要 4 根 IO。FPGA 的配置 flash 是特殊的 IO，上电时工作，FPGA 要使用这些 IO 来读取 Flash，读取完成后释放这些 IO 交给用户使用。 本实验做一个 SPI 主设备控制器，然后按照 spi Flash 数据手册的命令要求发出擦除、编程、 读取等指令，每次上电后将 flash 中第一个字节读取并显示出来，按键按下时，数字加 1 再写回 flash。

原生仿微信社交社区即时通讯聊天双端APP源码开源 带PC客户端+文档说明.rar

【问题描述】 功能：输入一页文字，程序可以统计出文字、数字、空格的个数。 静态存储一页文章，每行最多不超过80个字符， 【设计要求】 （1）分别统计出其中英文字母数和空格数及整篇文章总字数； （2）统计某一字符串在文章中出现的次数，并输出该次数； （3）删除某一子串，并将后面的字符前移。 【实现提示】 存储结构使用线性表，分别用几个子函数实现相应的功能； 输入数据的形式和范围：可以输入大写、小写的英文字母、任何数字及标点符号。 输出形式： （1）分行输出用户输入的各行字符； （2）分4行输出"全部字母数"、"数字个数"、"空格个数"、"文章总字数" （3）输出删除某一字符串后的文章；