全书共分4部分。第一部分共8章，即Verilog数字设计基础篇，可作为本科生的入门教材。第二部分共10章，即设计和验证篇，可作为本科高年级学生或研究生学习数字系统设计的参考书。第三部分为实践篇，共提供12个上机练习和实验范例。第四部分是语法篇，即Verilog 硬件描述语言参考手册；IEEE Verilog13642001标准简介，以反映Verilog语法的最新变化，可供读者学习、查询之用。 本书的教学方式以每2学时讲授一章为宜，每次课后需要花10 h复习思考。完成10章学习后，就可以开始做上机练习，由简单到复杂，由典型到一般，循序渐进地学习Verilog HDL基础知识。按照书上的步骤，可以使大学电子类及计算机工程类本科及研究生，以及相关领域的设计工程人员在半年内掌握Verilog HDL设计技术。 本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书，亦可供其他工程人员自学与参考

数字系统课程设计： 由一条主干道和一条支干道的汇合点形成十字交叉路口，为确保车辆安全、迅速地通行，在交叉道口的每个入口处设置了红、绿、黄三色信号灯，而且在信号灯显示期间会有倒数计时显示提示信号灯的显示时间。 分为Multisim 2001、Multisim 10两个版本 包含电路测试端和元件清单 （可演示） 如需实验报告详细资料请联系我

基于VHDL组合逻辑电路设计/基于VHDL的多路选择器设计/基于VHDL时序逻辑电路设计/数码管扫描显示电路设计/8位加法器设计/正弦信号发生器设计/数字频率计的设计/ 秒表电路的设计

数字逻辑与数字系统习题解答与实验指导(1-6章) 数字逻辑与数字系统习题解答与实验指导(1-6章)

fpga经典课本,　周润景, 苏良碧编著

Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。资源包括夏宇闻老师三部Verilog经典著作，可满足不同阶段Verilog学习需求。

High Speed Digital System Design 英文版的翻译，喜欢中文的同学有福了

关于冒泡法排序的verilog实现,verilog HDL 高级数字设计上的题目

数字系统综合-数字滤波器设计方法 数字系统综合-数字滤波器设计方法

数字系统设计教程 （夏宇闻 ） 源代码 源代码