这是一个学生用Verilog HDL设计的一个完整的MIPS CPU，结构清晰，设计思想非常专业，具有较高的学习参考价值。

为了在高速采集时不丢失数据，在数据采集系统和CPU之间设置一个数据暂存区。介绍双口RAM的存储原理及其在数字系统中的应用。采用FPGA技术构造双口RAM，实现高速信号采集系统中的海量数据存储和时钟匹配。功能仿真验证该设计的正确性，该设计能减小电路设计的复杂性，增强设计的灵活性和资源的可配置性能，降低设计成本，缩短开发周期。

摘要：一种利用VerilogHDL设计CAM的方案，该方案以移位寄存器为核心，所实现的CAM具有可重新配置改变字长、易于扩展、匹配查找速度等特点，并在网络协处理器仿真中得到了应用。关键词：CAM移位寄存器VerilogHDLCAM（ContentAddressableMemory，内容可寻址存储器）是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较，迅速判断出输入数据是否与CAM中的存储数据项相匹配，并给出匹配数据项的对应地址和匹配信息。CAM以其高速查找、大容量等特点而被广泛地应用于电讯、网络等领域。本文介绍一种用VerilogHDL设计CAM的方案。该方案以移位寄

Verilog HDL高级数字设计_[美 M D.Ciletti著

由于半导体技术的不断提升，以及晶圆厂所需的建厂资金不断飚升，导致了晶圆代工的兴起，也为国内的Fabless design house设计的发展提供了温床。国内由于产业上下游完整，能直接针对下游的需求快速做出回应，加上有着训练有素的工程师，已成全世界IC设计产值的新兴大国。加上政府有心扶植，希望能提升我国电子业的技术水准，避免仅仅只是做代工的窘境，而在当前的校园里，VLSI 设计也成为热门学科。如何能快速提升设计效率，变成了当务之急的课题。传统采取的Schematic设计方法已不能符合快速Time to Market的需求。高级的硬件设计语言（HDL: Hardware Design Language）因运而生。高级HDL设计方法的最大优点是可以通过EDA（Electrical Design Automation） tool 来进行自动化的设计，从而实现许多以前难以达成的复杂功能。然而，国内相关书籍仍然不多，许多书籍仅简单介绍硬件设计语言，其内容较少有谈及实际的设计方法，其内含的范例相对也较为简单，这对于许多有志于此的学生或工程师而言是明显不够的。于是《精通 Verilog HDL：IC 设计核心技术实例详解》希望能从实际的角度，所附的范例都有相当的实用价值，以提升读者电路设计的观念和技巧，因此《精通 Verilog HDL：IC 设计核心技术实例详解》很适合有志于此的学生或工程师学习。

verilog_hdl那些事时序篇建模篇整合篇三本合集，从入门到精通

https://blog.csdn.net/weixin_38197667/article/details/89339983; Verilog上机实验题目3：FIR滤波器; 源码+注释；

Verilog 编写的RS编码程序，Quartus ii中可用

卷积编码生成多项式为（133，171） ；扩频码用KASAMI码；极性变换和内插模块，极性变换将1转换为111，0转换为001，内插在一个码片插7个0；

《设计与验证》以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容；第4章至第6章主要讨论如何合理地使用Verilog HDL语言描述高性能的可综合电路；第7章和第8章重点介绍了如何编写测试激励以及Verilog的仿真原理；第9章展望HDL语言的发展趋势。