精通Verilog HDL：IC设计核心技术实例详解

由于半导体技术的不断提升，以及晶圆厂所需的建厂资金不断飚升，导致了晶圆代工的兴起，也为国内的Fabless design house设计的发展提供了温床。国内由于产业上下游完整，能直接针对下游的需求快速做出回应，加上有着训练有素的工程师，已成全世界IC设计产值的新兴大国。加上政府有心扶植，希望能提升我国电子业的技术水准，避免仅仅只是做代工的窘境，而在当前的校园里，VLSI 设计也成为热门学科。如何能快速提升设计效率，变成了当务之急的课题。传统采取的Schematic设计方法已不能符合快速Time to Market的需求。高级的硬件设计语言（HDL: Hardware Design Language）因运而生。高级HDL设计方法的最大优点是可以通过EDA（Electrical Design Automation） tool 来进行自动化的设计，从而实现许多以前难以达成的复杂功能。然而，国内相关书籍仍然不多，许多书籍仅简单介绍硬件设计语言，其内容较少有谈及实际的设计方法，其内含的范例相对也较为简单，这对于许多有志于此的学生或工程师而言是明显不够的。于是《精通 Verilog HDL：IC 设计核心技术实例详解》希望能从实际的角度，所附的范例都有相当的实用价值，以提升读者电路设计的观念和技巧，因此《精通 Verilog HDL：IC 设计核心技术实例详解》很适合有志于此的学生或工程师学习。