完整英文电子版 JEDEC JESD659C：2017 Failure-Mechanism-Driven Reliability Monitoring (故障机制驱动的可靠性监控)。该标准描述了基于限制可靠性的故障机制的测量的组件和组件可靠性监视器的基本要求。 它适用于资格后生产期。 内在（磨损和系统）和外在（基于缺陷的）故障源都得到了解决。

内存相关的标准文件

完整英文电子版 JEDEC JESD246A：2020 Customer Notification Process for Disasters（客户灾难通知流程）。本标准规定了在供应商设施发生灾难后及时通知受影响客户的要求，该灾难将影响承诺的产品交付。该标准特别强调通知、时间和通知内容，包括风险暴露、影响分析和恢复计划。本标准适用于固态产品及其使用的组成部件的供应商和受影响的客户。

1、JEDEC制定的DDR4标准 2、适合硬件工程师和相关嵌入式驱动工程师学习

JEDEC DDR4 SDRAM IC Standard

JEDEC GDDR6 spec,上传备用 This document defines the Graphics Double Data Rate 6 (GDDR6) Synchronous Graphics Random Access Memory (SGRAM) specification, including features, functionality, package, and pin assignments.

IPC_JEDEC JP002：2006 Current Tin Whiskers Theory and Mitigation Practices Guideline(目前的锡须理论和缓解措施指南) - 完整英文电子.pdf

JEDEC JESD250-2017 Graphics Double Data Rate (Gddr6) Sgram Standard

本标准涵盖集成电路的 I-test 和 Vsupply 过压闭锁测试。本标准的目的是建立一种确定 IC 闭锁特性的方法并定义闭锁检测标准。 闩锁特性对于确定产品可靠性和最大限度地减少由于闩锁引起的无故障 (NTF) 和电气过载 (EOS) 故障极为重要。 该测试方法适用于 NMOS、CMOS、双极型以及这些技术的所有变体和组合。

完整英文版 JEDEC JESD47K-2018 Stress-Test-Driven Qualification of Integrated Circuits（集成电路的应力测试驱动的鉴定）。该标准描述了一组基线验收测试，用于将电子元件鉴定为新产品、产品系列或正在更改的过程中的产品。 这些测试能够在未焊接到印刷线路板 (PWB) 或类似物（基础组件可靠性）的独立组件上刺激和沉淀半导体器件和封装故障模式。 目标是与使用条件相比以加速的方式促成故障。 故障率预测通常需要比资格测试中要求的更大的样本量。 有关预测故障率的指南，请参阅 JESD85 以 FIT 为单位计算故障率的方法。