完整英文版 JEDEC JESD47K-2018 Stress-Test-Driven Qualification of Integrated Circuits（集成电路的应力测试驱动的鉴定）。该标准描述了一组基线验收测试，用于将电子元件鉴定为新产品、产品系列或正在更改的过程中的产品。 这些测试能够在未焊接到印刷线路板 (PWB) 或类似物（基础组件可靠性）的独立组件上刺激和沉淀半导体器件和封装故障模式。 目标是与使用条件相比以加速的方式促成故障。 故障率预测通常需要比资格测试中要求的更大的样本量。 有关预测故障率的指南，请参阅 JESD85 以 FIT 为单位计算故障率的方法。