Altera最新验证工具推进FPGA和SoC中高速串行收发器的评估.pdf
2021-07-13 14:05:44
332KB
FPGA通用异步收发器设计 uartFPGA通用异步收发器设计 uartFPGA通用异步收发器设计 uartFPGA通用异步收发器设计 uart
2021-07-09 10:53:37
188KB
1
可靠的RF布板应在理解电路板结构、电源布线和接地基本原则的基础上进行。本文探讨了相关的基本原则，并提供了一些实用的、经过验证的电源布线、电源旁路和接地技术，可有效提高RF设计的性能指标。考虑到实际设计中PLL杂散信号对于电源耦合、接地和滤波器元件的位置非常敏感，本文着重讨论了有关PLL杂散信号抑制的方法。为便于说明问题，本文以MAX2827802.11a/g收发器的PCB布局作为参考设计。
2021-07-07 16:17:01
306KB
1
本文分析了不断变化的汽车盗窃手段，以及相应的汽车防盗技术的发展，重点介绍了TI最新的汽车防盗解决方案?DST+收发器的加密技术及系统组成，并阐述了与之兼容的新一代射频识别(RFID)技术方案?三维天线模拟前端芯片实现无匙进入的工作原理。
2021-07-01 16:32:19
101KB
1
采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
2021-06-30 10:53:26
326KB
1
设计需求
1.一个具有接收发送流缓存的异步串行收发器
2.流缓存深度256，数据宽度8
3.异步串行收发器波特率9600
4.采用EIA建议，收发器时钟uart_clk为16倍波特率（16*9600=153.6K Hz）
5.UART编码：1个启始位，8个信息位，0个奇偶校验位，2个停止位，1个空闲位
6.采用LSM解决方案
2021-06-27 21:10:30
2.79MB
1
lib_nrf24
2018年5月-原作者不再保留此内容。
如果您觉得有用，请随意进行分叉，复制和改编
适用于NRF24L01 +收发器的Python2 / 3库
V0.3 Beta
对于Raspberry Pi和virtual-GPIO。 NRF24：严格的3.3V电源！！ 尽管逻辑引脚可以承受5V电压。
到目前为止，这只是测试版。 一切都在更早地完成，发送和接收，包括在一台主机上的两个RF24，以及RPI，虚拟GPIO和常规arduino草图，所有这些都可以互相通信。
但是最近的测试仅是在虚拟GPIO上加上LIBRARY加上“ example-nrf24-pair.py”，因此其他部分尚待重新验证。
2021-06-23 10:30:09
13KB
1
计网课设做的东西，是在虚拟机XP的VC++上实现，，可收发邮件，邮件可带附件，发送过5M左右的附件更大的没有试过。邮件接收可行，但邮件头部和正文没有分开，附件也没有经过Base64解码，又需要的同学可以自己添加功能。
2021-06-12 00:59:38
3.53MB
1