基于FPGA的通用异步收发器设计
采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
文件下载
评论信息
其他资源
- STM32F103C8T6最小系统+原理图+PCB和库.zip
- andorid so注入
- 5种字体：glyphicons-halflings-regular.eot/svg/ttf/woff/woff
- SVM_SteveGunn
- SNMP实验报告
- 整流逆变仿真
- python-urlgrabber-3.9.1-11.el6.noarch.rpm
- 小程序仿淘宝（循环列表，列表详情，导航）
- 爱普生l4150l41604151l4153l4156l4158l4163l4166l4167l4168l4169清零软件+图解
- Think Python.2nd.(How to Think Like a Computer Scientist).中文版.pdf
- C#winform库存管理系统
- matlab 天气预报获取程序
- SSH鲜花礼品网
- HRV分析方法
- 信息隐藏与数字水印实验指导（电子教案ppt）
- 【ssm项目源码】教师匿名评价系统.zip
- i.MX 6Dual/6Quad BSP Porting Guide
- LQR系统最优控制器设计的MATLAB实现及应用.pdf
- MATLAB 6.5 辅助小波分析与应用 飞思科技
- 海贼王HTML5模板
- 模拟操作系统 os 进程 设备 磁盘 文件管理实现 比较简单 c 语言版
- mtd模型详解
- X-CT投影重建
- DbVisualizer10.0.13破解+LicenseKey
- YACC 中缀表达式到后缀表达式
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明