基于FPGA的通用异步收发器设计
采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
文件下载
评论信息
其他资源
- 用STM32驱动CCD，并采集CCD输出信号上传PC机
- CA6140车床拨叉831008工艺及铣断双体夹具设计【12张图纸内含工序卡片及说明书
- MIT-BIH ECG 心电数据+matlab绘图详解
- GPIB_VC++ 开发库及示例
- 风力发电机matlab仿真模型
- C语言项目开发全程实录源码
- opencv_python-4.1.0.25-cp37-cp37m-win_amd64.whl
- Vivado下用Verilog编写的带冒险的5级MIPS流水线设计报告 .docx
- 高仿京东商品列表布局切换
- ASP.NET学生成绩管理系统
- 机械工程控制基础（第四版）.pdf
- SocketTool(很好用的socket测试工具)
- C++程序设计（谭浩强最新）.pdf
- Qemu5最新 X64版本 ARM X86 Windows版 包含演示Linux版本直接运行
- Lcd12864大时钟万年历 农历生肖温度
- simulink的DPCM调制
- VHDL编写串口接收与发送
- 双目摄像头标定——MATLAB
- 自己编写的malloc源码
- 甘肃省土壤分类数据trfq62.zip
- openui5-docs：OpenUI5 Markdown文档-源码
- winrar-x64-600scp.exe
- 数模竞赛技巧.ppt
- LIS接口培训及delphi实例源码
- 分布式旅行预订系统--模仿分布式数据库
- b2c商城，网站源码，php
- java课程设计 电子词典
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明