分析了MEMS陀螺仪的工作原理,基于Verilog-A硬件描述语言建立了环形二极管解调的陀螺仪接口电路模型,并对电路进行了行为级仿真和实验验证。接口电路模型中的所有模块性能指标由计算推导得出,通过Verilog-A语言定义。本文还研究了接口电路相关参数改变,对系统输出的线性度,电容电压增益,建立时间的影响。该模型为后续硬件设计及优化提供了可靠的参照。
2021-07-06 09:01:55
1.34MB
1
采用Verilog语言编程可以简化有限状态机设计过程,并优化硬件资源配置。本方案首先介绍了利用Verilog设计有限状态机的流程和不同方式,其次从电路的容错性、延时、面积等因素进行考量,着重对编码方式进行比较,最后根据在Modelsim SE-64 10.6d上进行的仿真实验,进一步得出不同使用环境下的最优编程方式。
2021-07-05 22:00:23
2.3MB
1
基于Verilog设计单总线8位ALU，含详细注释，功能包括算术运算：带进位加减法、不带进位加减法
逻辑运算：与、或、异或、同或
移位操作：左移、右移、清零、取反
结合https://blog.csdn.net/qq_42334072/article/details/105922149食用更佳
2021-07-05 15:33:43
66KB
1
寻迹避障小车源代码 基于Verilog语言（Basys2板）实现的蓝牙通信 红外寻迹与避障的智能控制小车
基于Verilog语言（Basys2板）实现的蓝牙通信 红外寻迹与避障的智能控制小车
2021-07-04 11:02:25
2MB
基于Verilog的DES加密实现(无解密功能)，分为round based版本和pipeline版本，round based实现内部有控制轮数和加密状态的状态机，pipeline实现将16轮加密拆分成16级流水线，经Modelsim仿真验证功能正确
2021-07-03 09:09:39
23KB
1
verilog语言程序，用开关或按键进行定时设置，超过60s为无效设定； 倒计时计数状态用2位数码管显示； 计时结束时用1只彩灯作为提示。
2021-06-26 22:46:09
115KB
1
这是一个基于verilog设计的围棋比赛限时限步的工具。在GW48板子上可以实现以下功能：1、复位；2、限步，30步；3、限时，每步棋的时间限定为60S；本人只是初学者，欢迎提议，相互进步。
2021-06-21 09:23:58
898B
1