基于verilog HDL的FIR滤波器设计——代码

fir滤波器 verilog 8阶高斯

该模块是用串行方式实现8阶高斯低通FIR滤波器

文件下载

评论信息

liuyihui11 :

有点过于简单
2018-08-17
qq_38750919 :

挺好的，实用
2017-05-17
xlfggg :

简单的FIR滤波器代码，对于初学者有帮助
2014-10-24
duxingzhe2011 :

可以参考一下的
2014-09-22
u010903904 :

不错，我正好用上。
2014-08-27

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明