只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog设计单总线8位ALU
基于Verilog设计单总线8位ALU
上传者:
42334072
|
上传时间: 2021-07-05 15:33:43
|
文件大小: 66KB
|
文件类型: RAR
Verilog
FPGA
ALU
基于Verilog设计单总线8位ALU,含详细注释,功能包括算术运算:带进位加减法、不带进位加减法 逻辑运算:与、或、异或、同或 移位操作:左移、右移、清零、取反 结合https://blog.csdn.net/qq_42334072/article/details/105922149食用更佳
文件下载
立即下载
评论信息
其他资源
XCP_Demo_源代码
U3D消消乐源码+全套UI+音效
YOLO算法实现
数字信号处理:理论算法与实现 胡广书 第二版 教材+答案
A-weigthing--C-weighting
华为5G十大应用场景
rc522之51单片机1602显示以及上位机
详细讲解了 揭露进程伪装术
串口JPEG格式图片上位机软件
JTattoo-1.6.19美化包.zip
datalogic刷机工具
TTL74系列IC.SCHLIB
赋值语句的递归下降翻译程序设计
酒店管理系统最终答辩版本
几百味中药数据库MDB格式
ps-pulse-mac-5.1
键盘演奏音乐(汇编)
宾馆酒店管理
asp.net 树形菜单 增删改查 示例
基于matlab的线性锐化滤波图像增强并给出其PSNR指标
flash3.0按钮跳转代码
exsi6.7集成realtek网卡驱动包一
网络调试助手
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
现代操作系统原理与实现.pdf
matlab时频分析工具箱+安装方法+函数说明+最新版tftb.
avantage 软件 xps 处理软件30天后不能使用问题
《应用非线性控制》(美)斯洛坦著;程代展译(清晰)
BP神经网络+PID控制simulink仿真
空间谱估计理论与算法------程序.rar
云视通扫描工具.zip
毕业设计:基于Python的网络爬虫及数据处理(智联招聘)
2021华为芯片研发岗位笔试题
EEupdate_5.35.12.0 win10下修改intel网卡mac
Monet智能交通场景应用
基于javaweb的网上购物系统(毕业论文+答辩PPT+开题报告+源代码)
java-spring-web-外文文献翻译40篇.zip
MVDR,Capon波束形成DO估计.zip
校园网规划与设计和pkt文件
最新下载
ejtag-tinyice driver & spiflash
FastReport.Net V2014.4.8 For .Net2.0
UDE5.0,支持miniwiggler,支持英飞凌TC2XX,TC3XX 以下情况不适用: 1.不支持Time value
最小包围盒(Bounding Box).catvbs
CameraDll.dll
Manageability_Developer_Tool_Kit_0.1.35.rar
大豪pds花样机打版软件
CSR 内部培训资料
纪念碑谷2微信小程序的小游戏源代码下载(供学习)
ISP51-Win-V2.9.exe 中颖芯片的ISP下载工具