AGM CPLD family provides low-cost instant-on, non-volatile CPLDs, with densities from 256, 272 to 576 logic LUTs and non-volatile flash storage of 256Kbits. The devices offer up to 144 I/O pins featuring with a user flash memory (UFM), and in-system programming. The devices are designed to reduce cost and power while providing programmable solutions for a wide range of applications.

AG1280Q32 AG1280Q48 替换： EPM1270 XC2C32 XC2C64 XC2C128 XC2C256 XC2C512 XC9536 XC9572 XC95144 XC95216 XC95288 LCMXO2-256 LCMXO2-640 LCMXO2-1200 A3P030 A3P060 A3P125 A3P250 Altera：EPM1270 Xilinx：XC2C32 XC2C64 XC2C128 XC2C256 XC2C512 XC9536 XC9572 XC95144 XC95216 XC95288 Lattice：LCMXO2-256 LCMXO2-640 LCMXO2-1200 MicroSemi：A3P030 A3P060 A3P125 A3P250

对于初学CPLD来说，通俗易懂，把复杂的流程讲解得十分透彻，并且一步步操作，是一个很不错的资料，

分析了SGPIO总线的数据传输机制，用CPLD模拟SGPIO总线协议来实现并行数据的串行传输，并将其与串并数据转换集成芯片进行对比，说明了前者的应用优势，并且指出了其应用场合。采用Lattice Diamond IDE进行了Verilog HDL代码编写和综合，并用ModelSim进行时序仿真，最终下载到CPLD器件进行测试。

该例程实现了在CPLD上的串口收发功能，对于实用以及学习都有很好的指导作用

ALTERA FPGA_CPLD设计基础篇与高级篇俩本合集，从基础到高级

本文讲述如何用逻辑语言来实现SPI master接口，代码风格比较规范，给初学者参考

ispLEVER5.0简明中文教程(CPLD篇).pdf

基于CPLD和单片机的多功能信号发生器

EPM240 CPLD 核心板 原理图 已经过PCB设计并验证，保证可用