搜索【CPLD】的结果

EDA在数字频率计中计数模块里的应用

计数模块是数字频率计系统的核心模块,频率测量的主要工作由它来完成.本文根据数字频率计的特点,在Altera公司的FPGA开发平台QuartusⅡ中实现,同时采用VHDL硬件描述语言,提出了一种实用性较强的计数模块的设计方案.

2022-01-20 22:50:38 121KB 数字频率计 CPLD技术 计数模块 自顶向下方法

1

CPLD和FPGA开发流程及其开发工具介绍.txt

想开发CPLD简单的门逻辑的新手可以参考该文件的流程，与开发单片机应用是不一样的。只是简单的介绍了开发流程，哪个阶段要使用什么样的软件（工具），这个工具是用来实现什么目的的。

2022-01-18 13:02:30 2KB FPGA CPLD

1

基于XC95系列的CPLD 开发工具

详细描述了CPLD的开发，内有硬件电路结构和软件语言介绍。

2022-01-18 10:23:01 3.49MB CPLD

1

Lattic CPLD在线升级代码

适用于使用Lattic公司的CPLD进行模拟JTAG接口输入输出进行在线升级CPLD。

2022-01-18 08:49:00 11KB jtag fpga/cpld

1

xilinx hls介绍中文版 UG998-vivado-intro-fpga-design-hls

使用hls编程fpga参考资料

2022-01-18 02:37:04 1.39MB fpga fpga/cpld

1

基于CPLD实现双缓存16路DMX512信号同步输出

基于CPLD实现读取SD卡数据，双RAM缓存乒乓式交换，实时刷新16路独立DMX512数据输出。采用的是Veriloge描述语言编写的源代码。

2022-01-13 17:52:19 33KB DMX512;CPLD

1

AD采样 CPLD控制实现

2022-01-06 12:32:33 692KB AD采样 CPLD控制实现

1

Xilinx CPLD XC9536的引脚定义

Xilinx CPLD XC9536的引脚定义。在XILINX官网上没有查到这样一个定义表。

2022-01-06 10:02:12 11KB XC9536 引脚定义

1

xilinx CPLD资料大全

CPLD用的很多，本资料包括了xilinx CPLD的选型指南、数据手册、I/O口介绍等。

2022-01-06 09:59:47 5.54MB xilinx CPLD

1

按键消抖Verilog/VHDL程序

按键消抖程序：文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

2021-12-29 20:28:43 97KB Verilog CPLD FPGA VHDL

1