搜索【CPLD】的结果

FPGA/cpld Verilog语言DDS

MCU控制FPGA/cpld产生步进为1Hz的正弦波，FPFA晶振频率为50M,最多产生10M

2022-04-29 21:30:29 9KB MCU控制FPGA/cpld产生步进为1Hz的正弦波

1

FPGA／CPLD设计工具——Xilinx ISE使用详解

2022-04-29 16:58:23 70.06MB FPGA

1

MAXPLUS软件的使用（快速入门）

第1章硬件描述语言VHDL 第2章 CPLD和FPGA 第3章 MAXPLUS软件的使用（第1-7节）学好VHDL的重要性

2022-04-28 16:03:41 1.12MB CPLD和FPGA、 MAXPLUS软件的使用、学好VHDL

1

pid算法CPLD 版（FPGA）.rar

用VHDL实现PID算法，用在CPLD和FPGA实现控制

2022-04-25 17:49:46 4KB pid CPLD FPGA

1

xilinx ise 9.x fpga cpld设计指南(高清晰)-2

xilinx ise 9.x fpga cpld设计指南(高清晰) 经典！！！太大了，分成三个文件供大家下载。希望大家喜欢

2022-04-17 21:45:36 28.61MB xilinx ise 9.x fpga

1

xilinx ise 9.x fpga cpld设计指南(高清晰)-1

xilinx ise 9.x fpga cpld设计指南(高清晰) 经典！！！太大了，分成三个文件供大家下载。希望大家喜欢

2022-04-17 21:41:18 28.61MB xilinx ise 9.x fpga

1

基于VHDL语言的8路抢答器控制系统设计

：EDA技术的应用引起了电子产品系统开发的革命性变革。利用先进的EDA 工具，基于硬件描述语言，借助CPLD(复杂的可编程逻辑器件)．可以进行系统级数字逻辑电路的设计。本文以8路抢答器为例，介绍了在Max+plus II开发软件下，利用VHDL语言设计数字逻辑电路的过程和方法

2022-04-13 10:33:31 141KB 8路抢答器控制系统 EDA CPLD VHDL

1

Altera FPGA／CPLD设计基础篇-高级篇(第2版）

Altera FPGA／CPLD设计基础篇-高级篇(第2版）。

2022-04-07 10:15:50 82.93MB fpga alterafpga

1

基于modelsim的quartus prime pro仿真工程文件

2022-04-06 02:14:20 80.37MB fpga/cpld

1

基于modelsim的quartus prime pro仿真modelsim块文件

2022-04-06 02:14:19 83.36MB fpga/cpld

1