一种基于65nm CMOS工艺的27.8KS/s, 0.35V，10位逐次逼近A/D转换器，朱樟明，邱政，设计实现了一款10位27.8KS/s 0.35V超低功耗逐次逼近型(SAR ) A/D转换器。提出了一种分段的三基准电容开关时序，有效地减小了电容D/A转换器�
2022-06-07 23:20:01
375KB
1
您知道吗，输入信号可能会影响您如何为应用选择最佳逐次逼近寄存器（SAR）型模数转换器（ADC）？
2022-03-17 19:19:36
126KB
1
SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VIN>VDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VIN
2022-03-14 14:38:42
1.82MB
1
正弦信号的matlab代码8位逐次逼近寄存器
工作流程：
在VHDL中设计一个简单的逐次逼近寄存器。
将代码导入Cadence中并生成符号。
设计一个8位SAR
ADC的原理图。
用正弦波作为输入信号模拟电路。
将大约100m时间段的值导出为CSV文件。
将文件导入到matlab中，绘制波形。
获取输入数据的FFT。
应用汉宁窗以减少波纹。
8位ADC原理图
SAR的状态模型
产出
1.
ADC的脚踏圈速仿真
2.带窗口的FFT
2021-12-14 20:52:06
364KB
1
使用逐次逼近求解积分方程的数值解，主函数为main()函数，可直接运行，可替换方程函数，参数可根据具体情况进行优化。
2021-11-21 23:34:47
125KB
1
十进制小数转二进制matlab代码SAR
ADC的数字校准
逐次逼近寄存器（SAR）ADC数字校准
概述
代码
该代码部分包含：
可执行文件（），用于自动测试ADC模型并输出其动态性能以及平均能耗。
Liu等人提出的一种流行的SAR
ADC架构的行为模型文件（）。
[1]。
快速傅立叶变换（FFT）文件（），以测试SAR
ADC行为模型的动态性能。
进行FFT所需的Hodiewindow函数文件（）。
函数文件Err_compare（）模拟在SAR过程中发生的决策错误。
Whove新上载的[1]中的常规SAR
ADC体系结构的行为模型文件（）。
[3]中提出的冗余算法的行为模型文件（）。
完整加法器功能文件（）实现完整加法器。
SAR算法的行为模型文件（）Shen等。
在[4]中提出。
十进制到二进制函数文件（）来实现十进制到二进制的转换。
与[4]相同的SAR算法的行为模型文件（），但更改为18位SAR
ADC。
理论
费用重新分配
参见PDF文件（）。
它很好地解释了[1]中提出的ADC体系结构的“电荷重新分配理论”。
对于[2]中的拆分结构，请参见下图：
多余的
冗余是一种减轻S
2021-11-10 13:53:32
279KB
1