用比较器组成的压控振荡器
电路为利用比较器SF339（或LM339）组成压控振荡器。电路由三个部分组成，A比较器构成积分器，控制电压UC对电容充电；B比较器接成施密特触发器，实现三角波到方波的转换；C比较器接为控制开关，控制电容器的放电。
2023-03-29 16:13:21
2.3MB
1
采用一种基于开关电容阵列（SCA）和电压、电流滤波相结合的电路结构，设计了一个宽调谐范围低相位噪声的互补交叉耦合型LC压控振荡器。利用ADS仿真软件对电路进行仿真，达到了宽调谐、低相位噪声、低功耗的要求。
2023-03-27 14:01:31
321KB
1
设计了一种基于TowerJazz 180 nm CMOS工艺的低抖动集成锁相环芯片。分别从鉴频鉴相器（PFD）、电荷泵（CP）、压控振荡器（VCO）、环路滤波器（LPF）等多个环路模块分析介绍了减小输出时钟抖动的方法和具体电路实现。采用Cadence仿真软件对整个电路进行仿真，后仿真结果表明该锁相环芯片性能指标良好：工作电压1.8 V，调频范围为1.24~2.95 GHz，输出时钟中心频率为2.56 GHz，锁定时间小于2 μs，相位抖动约为1.7 ps。
2022-08-01 16:30:06
2.16MB
1
题目：压控振荡器设计
要求：
1.输入信号为直流信号；
2.振荡频率 30~15kHz，振荡频率连续可调；
3.输出电压幅值为±5V；
4.可选器件三极管、集成运放、电容、电感等，不能用集成转换芯片
如 LM311 等。
选做：
1. 扩大频率的调节范围 30~1MHz；
2. 提高频率的稳定度。
2022-06-29 09:10:05
1.43MB
可在matlab,PLECS等软件中搭建，本仿真是在PLECS中搭建的压控振荡器（VCO）。亲测可用。
2022-05-16 17:34:32
12KB
1
采用负阻的能量补偿法完成了压控振荡器中起振电路的设计。文中首先对负阻起振理论进行分析，采用可控的MOS电容完成了起振电路设计，并对电路进行仿真验证。结果显示，在设定的15.9 MHz的等效晶振三参数下，电路在0.6 ms即完成该了起振且输出平稳，压控振荡器的最大范围为±181 ppm，起振电路功耗低至3.2 mW。
2022-05-16 11:27:40
3.1MB
1
该代码实现的锁相环电路，其精度根据testbench中设置的reference_signal的频率，可以达到皮秒级。代码层次为2级，主module调用了鉴相器模块和振荡器模块。目前testbench中设置的锁定频率为333MHz，锁定后相位差3ps。可以修改testbench以达到所需要的频率。
2022-03-09 16:39:07
3KB
1